eng
Содержание
Содержание
Предисловие Ж.И. Алфёрова ............................................................. 8
Предисловие .................................................................................... 10
Введение ........................................................................................ 14
Глава 1. Физические основы работы полевых транзисторов ................. 17
1.1.
Физические основы работы субмикронных МОП транзисторов............ 17
1.1.1.
Типовая структура МОП транзистора .......................................... 17
1.1.2.
Глубина области обеднения ........................................................ 24
1.1.3.
Определение величины заряда в слое инверсии .............................. 25
1.1.4.
Оценка толщины инверсионного слоя .......................................... 27
1.2.
Анализ работы МОП транзистора с длинным каналом ........................... 28
1.2.1.
Анализ влияния подложки на работу МОП транзистора ............... 28
1.2.2.
Выражения для оценки значения допорогового тока ...................... 28
1.3.
Анализ физических процессов, происходящих в субмикронном
МОП транзисторе ........................................................................... 31
1.3.1.
Анализ физических эффектов, влияющих на пороговое
напряжение МОП транзистора ........................................................ 32
1.3.2.
Методы ограничения эффекта сквозного пробоя......................... 37
1.3.3.
Эффект возникновения тока утечки стока МОП транзистора,
обусловленный влиянием его затвора .............................................. 38
Литература к главе 1 ...................................................................... 39
Глава 2. Методы минимизации энергопотребления
микроэлектронных устройств ................................................................................. 41
2.1.
Основные тенденции изменения параметров энергопотребления
микроэлектронных устройств ............................................................ 41
2.2.
Пути уменьшения величины рассеиваемой мощности в КМОП БИС ....... 45
2.3.
Основные источники рассеиваемой мощности в КМОП БИС ............... 56
2.4.
Мощность рассеивания КМОП инвертора в режиме
сквозного тока ............................................................................... 61
2.5.
Динамическая мощность рассеяния КМОП инвертора ...................... 63
2.6.
Физические ограничения при проектировании маломощных
КМОП БИС....................................................................................... 70
2.7.
Конструктивно технологические ограничения при проектировании
маломощных КМОП БИС ......................................................................... 73
2.8.
Схемотехнические ограничения при проектировании
маломощных КМОП БИС ..................................................................... 74
2.9.
Системотехнические ограничения при проектировании
микромощных КМОП БИС .................................................................. 76
Литература к главе 2 ......................................................................... 80
Глава 3. Общая характеристика цифровых БИС ..................................... 83
3.1.
Структурная организация цифровых БИС ........................................ 83
3.1.1.
Общая структура цифровых БИС ................................................. 83
4
Содержание
3.1.2.
Структура внутренних элементов цифровых БИС .......................... 84
3.1.3.
Структура элементов согласования цифровых БИС ....................... 91
3.2.
Система основных параметров и характеристик цифровых БИС ......... 101
3.2.1.
Функциональные параметры цифровых БИС ............................... 101
3.2.2.
Электрические параметры цифровых БИС.................................... 101
3.2.3.
Динамические параметры цифровых БИС .................................... 103
3.3.
Схемотехническое исполнение цифровых БИС ............................... 105
3.3.1.
Энергетические характеристики базовых ЛЭ цифровых БИС ......... 105
3.3.2.
Схемотехническое исполнение базовых ЛЭ цифровых БИС ......... 115
3.3.3.
Методика выбора элементной базы цифровых БИС..................... 119
3.4.
Влияние дестабилизирующих факторов на работоспособность
цифровых БИС ............................................................................ 120
3.4.1.
Устойчивость цифровых БИС к электростатическому разряду ........ 120
3.4.2.
Устойчивость цифровых БИС к воздействию перегрузок ............. 127
3.4.3.
Зависимость электрических характеристик цифровых БИС
от режимов эксплуатации ............................................................... 128
3.4.4.
Устойчивость цифровых БИС к воздействию помех ..................... 130
3.5.
Паразитные элементы и эффекты в цифровых БИС ....................... 143
3.5.1.
Паразитные транзисторные элементы в кристаллах
цифровых БИС ................................................................................ 143
3.5.2.
Эффект Миллера .................................................................... 148
3.5.3.
Эффект «защелкивания» ........................................................ 150
3.5.4.
Эффекты «горячих» носителей заряда ...................................... 155
Литература к главе 3 ....................................................................... 156
Глава 4. Схемотехника цифровых БИС на комплементарных
МОП транзисторах ........................................................................... 157
4.1.
Базовые логические элементы цифровых КМОП БИС ....................... 157
4.1.1.
Статические КМОП ЛЭ................................................................ 157
4.1.2.
Базовые ЛЭ динамической КМОП логики .................................... 177
4.2.
Элементы памяти цифровых КМОП БИС ......................................... 192
4.2.1.
Элементы памяти, тактируемые уровнем синхросигнала ............. 192
4.2.2.
Элементы памяти, тактируемые фронтом синхросигнала ............ 198
Литература к главе 4 ...................................................................... 201
Глава 5. Схемотехника цифровых БИС на биполярных транзисторах ........ 203
5.1.
Цифровые БИС на биполярных транзисторах
с диодами Шоттки .......................................................................... 203
5.1.1.
Базовые логические элементы ТТЛШ цифровых БИС ................. 203
5.1.2.
Базовые ЛЭ Шоттки транзисторной логики .................................. 210
5.1.3.
Базовые ЛЭ интегральной Шоттки логики ................................ 213
5.1.4.
Базовые ЛЭ диодно транзисторной логики с диодами
Шоттки ....................................................................................... 217
5.2.
Элементы памяти ТТЛШ БИС..................................................... 217
5.2.1.
Элементы памяти, тактируемые фронтом синхросигнала ............ 218
5.2.2.
Элементы памяти, тактируемые уровнем синхросигнала ............. 226
Содержание 5
5.3.
Схемотехника входных элементов согласования ТТЛШ БИС .......... 229
5.3.1.
Входные ЭС ТТЛШ БИС со стандартными ТТЛ входными
уровнями ...................................................................................... 229
5.3.2.
Входные ЭС ТТЛШ БИС с повышенной нагрузочной
способностью ................................................................................ 234
5.3.3.
Входные ЭС ТТЛШ БИС с парафазными выходами ..................... 235
5.3.4.
Входные ЭС ТТЛШ БИС с памятью........................................... 237
5.3.5.
Входные ЭС ТТЛШ БИС с повышенной
помехоустойчивостью ................................................................... 240
5.3.6.
Входные ЭС с преобразованием уровней сигналов ..................... 247
5.3.7.
Схемы защиты цепей входных ЭС ТТЛШ БИС............................. 252
5.4.
Схемотехника выходных элементов согласования ТТЛШ БИС.......... 255
5.4.1.
Выходные ЭС ТТЛШ БИС сo стандартными
ТТЛ выходными уровнями.............................................................. 255
5.4.2.
Выходные ЭС ТТЛШ БИС с памятью ............................................ 264
5.4.3.
Выходные ЭС ТТЛШ БИС с преобразованием уровней
сигналов ....................................................................................... 266
5.4.3.
Выходные ЭС ТТЛШ БИС с преобразованием уровней
сигналов ...................................................................................... 269
5.4.4.
Схемотехника цепей защиты выходных ЭС ТТЛШ БИС ............. 269
5.5.
Цифровые БИС на основе интегральной инжекционной логики ......... 283
5.5.1.
Разновидности базовых элементов И2Л БИС ................................ 287
5.5.2.
Элементы памяти И2Л БИС ........................................................ 295
5.5.3.
Схемотехника входных элементов согласования И2Л БИС .......... 302
5.5.4.
Защита выводов И2Л БИС от перенапряжения
и статического электричества ......................................................... 318
5.6.
Биполярный микропроцессорный комплект БИС серии К1815
для цифровой обработки сигналов ...................................................... 318
Литература к главе 5 ........................................................................ 320
Глава 6. Схемотехника цифровых БИС на комплементарных МОП
и биполярных транзисторах ................................................................ 323
6.1.
Базовые логические элементы БиКМОП БИС....................................... 324
6.2.
Элементы памяти БиКМОП БИС ....................................................... 335
6.3.
Схемотехника входных элементов согласования БиКМОП БИС ......... 337
6.3.1.
Входные ЭС БиКМОП БИС с преобразованием уровней
сигналов ........................................................................................ 337
6.3.2.
Входные ЭС БиКМОП БИС с повышенной нагрузочной
способностью ................................................................................... 343
6.3.3.
Входные ЭС БиКМОП БИС с парафазными выходами ............... 343
6.3.3.
Входные ЭС БиКМОП БИС повышенной
помехозащищенности ..................................................................... 344
6.3.4.
Входные ЭС БиКМОП БИС с памятью ......................................... 345
6.3.5.
Схемотехника цепей защиты входных ЭС БиКМОП БИС........... 345
6.4.
Схемотехника выходных элементов согласования БиКМОП БИС ...... 346
6
Содержание
6.4.1.
Выходные ЭС БиКМОП БИС с формированием
КМОП выходных уровней .............................................................. 346
6.4.2.
Выходные ЭС БиКМОП БИС с формированием
ТТЛ выходных уровней ................................................................... 347
6.4.3.
Выходные ЭС БиКМОП БИС с формированием
ЭСЛ выходных уровней................................................................... 350
6.4.4.
Выходные ЭС БиКМОП БИС с памятью....................................... 353
6.4.5.
Схемотехника цепей защиты выходных ЭС БиКМОП БИС ........ 353
6.5.
СБИС однокристального процессора телевизионных сигналов ........... 353
Литература к главе 6 ........................................................................... 357
Глава 7. Принципы организации интерфейса в системах
обработки информации ....................................................................... 359
7.1.
Введение..................................................................................... 359
7.1.1.
Параметры и методы организации интерфейсных шин ................ 361
7.1.2.
Типы системных шин................................................................. 365
7.2.
Основные принципы применения и параметры линий связи ............... 367
7.2.1.
Электрические параметры линий связи ......................................... 368
7.2.2.
Режимы работы линий связи........................................................ 374
7.2.3.
Помехи в электрически длинных линиях связи ............................. 378
7.2.4.
Основы метода Бержерона расчета отражений
на концах линии связи .................................................................... 383
7.3.
Коды для передачи информации по линиям связи.............................. 385
7.3.1.
Методы физического кодирования.............................................. 387
7.3.2.
Коды исправления одиночных и пакетных ошибок ...................... 392
7.3.3.
Эффективное кодирование передаваемых сообщений ................. 394
Литература к главе 7 ........................................................................ 400
Глава 8. Интерфейсные БИС ............................................................... 401
8.1.
Классификация БИС .................................................................... 401
8.1.1.
Классификация интерфейсных БИС ............................................. 401
8.1.2.
Классификация схемотехнических элементов БИС ..................... 402
8.1.3.
Система основных параметров цифровых БИС ............................ 405
8.1.4.
Основные параметры интерфейсных микросхем .......................... 410
8.2.
Организация линий связи.............................................................. 414
8.2.1.
Организация линий связи с помощью свитой пары ...................... 414
8.2.2.
Обеспечение электрического согласования
интерфейсных микросхем ............................................................... 415
8.3.
Исполнение цифровых БИС .......................................................... 417
8.3.1.
Конструктивно схемотехническое исполнение
цифровых БИС ................................................................................ 417
8.3.2.
Элементная база интерфейсных схем ......................................... 418
8.3.3.
Применение интерфейсных схем с отключаемым выходом ......... 419
8.4.
Типовые интерфейсные ИС.......................................................... 421
8.4.1.
Шинные формирователи (шинные драйверы) .............................. 421
8.4.2.
Порты ввода вывода ................................................................ 422
Содержание 7
8.4.3.
Программируемый интерфейс (адаптер) ........................................ 423
8.4.4.
ИС для организации последовательных каналов........................... 424
8.4.5.
Интерфейсные БИС серии К583..................................................... 425
8.5.
Особенности организации линий связи на основе интерфейсных
микросхем ......................................................................................... 430
8.5.1.
Интерфейс «токовая петля»......................................................... 432
8.5.2.
Инфракрасный интерфейс .......................................................... 433
8.6.
Особенности организации режима пониженного энергопотребления
в современных интерфейсных микросхемах с последовательной
передачей данных .......................................................................... 434
8.6.1.
Микросхемы приемопередатчиков интерфейса RS 485 ............... 434
8.6.2.
Микросхемы приемопередатчиков интерфейса RS 232 ............... 440
8.7.
Конструктивно схемотехнические особенности проектирования
интерфейсных микросхем с пониженным напряжением питания ....... 452
8.8.
Особенности организации блоков умножения напряжения
в интерфейсных микросхемах ............................................................ 457
8.9.
Проектирование электрической схемы передатчика для интерфейсных
микросхем с пониженным напряжением питания ................................. 462
Литература к главе 8 ..................................................................... 469
Заключение ...................................................................................... 470
Предисловие Ж.И. Алфёрова
Современные информационные и интеллектуальные управляющие системы должны удовлетворять ряду простых, но основополагающих требований: быть компакт
ными – чтобы уместиться на столе офиса, в портфеле или кармане пользователя;
быть быстрыми – чтобы большие объемы информации можно было бы передавать
за короткий промежуток времени, и при этом быть надежными, энергоэффектив
ными и дешевыми.
Основой всех этих систем, как известно, являются полупроводниковые микроэлектронные и оптоэлектронные устройства, которые изготавливаются по самым современным «высоким» субмикронным технологиям, в том числе и на основе многослойных полупроводниковых гетероструктур.
Однако, если первое требование – компактность систем – в основном обеспечивается возможностями технологии изготовления используемых в их составе
микроэлектронных устройств, то такие параметры, как производительность, энергопотребление, надежность и устойчивость к воздействию различных дестабили
зирующих факторов (температуры, излучений, статического электричества и др.),
и даже цена изделия в основном определяются схемотехническими решениями,
принятыми разработчиками этих микро и оптоэлектронных устройств на этапесхемотехнического проектирования изделия (микросхемы, оптоэлектронные при
боры).
За рубежом – в США, Японии, Китае, Германии и других индустриально развитых странах – этой проблеме уделяется большое внимание, ежегодно издаются
десятки книг, публикуются сотни научных статей, проводятся десятки научных
симпозиумов и конференций в России и Белоруссии, ведущих микроэлектронных странах на территории бывшего СССР, имеются десятки крупных и сотни
небольших микроэлектронных дизайн центров, в крупнейших ВУЗах ведется под
готовка специалистов, аспирантов и магистрантов по таким современным специальностям, как «Электроника и микроэлектроника», «Проектирование и технология электронных средств», «Электронное приборостроение», «Автоматика и
управление» и др.
К сожалению, в настоящее время, несмотря на большой объем существую
щей периодической, научной и научно технической литературы по вопросам проектирования микросхем и методам их применения в составе современных микроэлектронных изделий, подобное издание, систематизирующее лучшие отечественные и зарубежные технические решения в области микроэлектронной схемотех
ники, отсутствует на отечественном книжном рынке, а имеющиеся переводные
издания написаны десятки лет назад и не отражают в своем большинстве современное состояние проблемы. В представленной книге предлагается большой на
бор апробированных схемотехнических решений базовых элементов для реализации требований, предъявляемых к современным сложнофункциональным и
надежным микроэлектронным устройствам и системам.
Несомненным достоинством книги является факт, что авторам удалось с привлечением минимума математических выкладок на большом количестве детально
разбираемых примеров, в том числе и реализованных самими авторами, изложить
важнейшие этапы схемотехнического проектирования современных цифровых
микросхем и устройств на их основе. Изложение теоретического материала сопровождается конкретными схемотехническими решениями базовых элементов, которые могут непосредственно использоваться читателями в их практической деятельности.
Книга написана простым и понятным языком и, несомненно, найдет призна
ние как у специалистов по разработке и применению современных микроэлектронных устройств, так и у многочисленной аудитории студентов, магистрантов и
преподавателей технических ВУЗов, поскольку издания по представленному профилю являются достаточно редкими и весьма востребованными как в отечественной печати, так и за рубежом.
Большой иллюстративный материал существенно облегчает усвоение материала и может служить практическим пособием при решении читателями конкретных частных задач.
Предисловие
Предлагаемая вниманию читателя книга ориентирована на широкий круг инженерно технических работников, ученых, студентов и аспирантов, специализирующихся в области разработки, организации производства и эксплуатации
радиоэлектронной бытовой, промышленной и специальной техники, информационно коммуникационных, телекоммуникационных и навигационных применений, использующих современные микроэлектронные устройства.
Эта книга устраняет ряд очевидных для специалистов пробелов в большом
объеме существующей научной и научно технической литературы по вопросам
анализа особенностей работы, методам проектирования и основам практического применения цифровых микросхем в составе современных микроэлектронных
устройств и предлагает большой набор эффективных схемотехнических решений
базовых элементов для реализации требований, предъявляемых к таким сложнофункциональным, высокопроизводительным и надежным микроэлектронным
устройствам.
Как известно, процесс создания любой цифровой микросхемы состоит из двух
основных взаимосвязанных этапов: логического проектирования, в ходе которого определяется логическая организация (архитектура), система команд, структу
ра устройств управления и обработки данных, включая временную диаграмму работы, и схемотехнического проектирования, включающего в себя совокупность
задач выбора технологического базиса, преобразования логических схем в электрические схемы на транзисторном уровне, выбора схемотехнических решений
базовых элементов, способов синхронизации, цепей питания, устройств защиты
от внешних и внутренних помех, зарядов статического электричества и т.д.
Если методология и пути решения задач этапа логического проектирования
достаточно широко рассмотрены в многочисленных зарубежных и отечественных
изданиях, то с этапом схемотехнического проектирования, к сожалению, дело
обстоит иначе.
Так, в литературе детально рассмотрены методы построения различных функциональных узлов комбинационного (дешифраторы, мультиплексоры, демультиплексоры, сумматоры, умножители и др.) и последовательного типа – автоматы с памятью (триггерные устройства, регистры, счетчики и др.), рассмотрены
различные методики и средства их автоматизированного проектирования.
При этом эти узлы и блоки представляются на уровне «квадратиков», описываемых на языке булевой алгебры («И», «НЕ», «И НЕ», «ИЛИ НЕ» и т.п.) или в виде
условно графических обозначений (D триггер, R S триггер, DV триггер и т.п.).
Эта процедура является обязательным и неотъемлемым начальным этапом
сквозного процесса проектирования любого микроэлектронного устройства. Однако как разработчик, так и пользователь микроэлектронного устройства должны понимать, что находится «внутри» этих блоков и узлов. Разработчику это не
обходимо, чтобы путем выбора соответствующих элементов (транзисторов) и их
связей обеспечить требуемые значения электрических и динамических параметров проектируемого устройства. Специалисту по эксплуатации этого микроэлектронного устройства необходимо знать «начинку» этих блоков, чтобы понимать
особенности функционирования конкретного микроэлектронного устройства в
различных режимах его эксплуатации.
Ведь даже структура такого простейшего «кирпичика» – устройства внутренней памяти микросхемы, D триггера, может быть реализована десятками различных схемотехнических вариантов соединений между собой составляющих его
транзисторов. А современный студент должен ясно понимать, как из этого синтезированного блока (набора «квадратиков») «получается» топология соответству
ющего участка полупроводникового кристалла микросхемы, где размещение транзисторов на поверхности кристалла за счет организации соответствующих связей
и межсоединений этих транзисторов между собой и с другими блоками позволяет
реализовать заданный алгоритм функционирования блока (узла).
В предлагаемой книге и решается такая задача – для основных базовых блоков современных микроэлектронных устройств приводятся многочисленные примеры их схемотехнической реализации на уровне транзисторов и их взаимосвязей. Показано, например, что тот же простейший D триггер в зависимости от его
схемотехнической реализации будет обеспечивать различные численные значения быстродействия, нагрузочной способности, помехоустойчивости, мощности
потребления и т.д.
Дополнительной особенностью книги является детальное описание различного рода устройств (элементов) согласования – входных и выходных, которые
обеспечивают электрическое и временное согласование при работе микросхемы
в проектируемом устройстве, а также приведенные методы и схемотехнические
решения всегда актуальной проблемы снижения энергопотребления современных микросхем.
Побудительным мотивом авторов к написанию данной книги явилось желание
помочь широкому кругу студентов, преподавателей, инженеров, специализирую
щихся в области проектирования и эксплуатации различных микроэлектронных
устройств, понять физические механизмы протекания процессов, происходящих
внутри этих «кирпичиков», из которых строятся современные микросхемы. Ведь
именно схемотехнические решения базовых элементов микросхем определяют численные значения электрических, статических и динамических характеристик, по
требляемой мощности, быстродействия, помехоустойчивости, площади кристалла
микросхемы. В этой связи необходимо отметить ряд основных «классических» из
даний по данной тематике, написанных много лет назад, но которые до сих пор
можно увидеть на рабочих местах инженеров по электронике.
Наиболее близкое и широко известное издание, монография «Искусство схемотехники» – классический учебник по цифровой и аналоговой схемотехнике,
была написана американскими учеными практиками Paul Harowitz из Harvard
University и Winfield Hill из Rowland Institute for Science, Cambridge, Massachusetts,
первое английское издание (Cambridge University Press) вышло в 1980 г. тиражом
50 тыс. экз. и сразу же стало библиографической редкостью, последнее (10 е) из
дание вышло в 2009 г.
Этот ажиотаж вокруг книги американских специалистов и ее популярность
среди широкого круга читателей объясняются, с одной стороны, широтой охвата
предметной области – основ конструирования радиоэлектронных схем, обшир
ной справочной информацией по элементной базе («кирпичикам», из которых
состояли радиоэлектронные устройства) на момент написания книги, ас другой
стороны, тем, что, в отличие от классических учебников с изобилием математи
ческих выкладок и физических формул, авторы простым языком, на большом количестве практических примеров, изложили все основные (на то время) аспекты
конструирования радиоэлектронных устройств, на уровне, доступном для пони
мания даже слабоподготовленным читателям.
За свою необычайную для такого ряда изданий популярность среди студентов
и инженеров по электронике книга получила в 90 х годах прошлого века вполне
заслуженное неофициальное звание – «библия электроники».
Очевидно, что за прошедшие с момента написания этой книги более 30(!) лет
элементная база микросхем, радиоэлектронных устройств и систем, подчиняясь
известному закону Мура, изменилась принципиально. Те самые «кирпичики»,
блестяще описанные в этой «библии электроники», давно уже вошли в состав более крупных «строительных блоков» (IP блоки или «Intellectual properties»), из
которых собираются современные ИМС, БИС и СБИС, появились и новые элементы, которые раньше просто нельзя было реализовать технологически, появились базовые элементы, работающие на совершенно новых физических принципах и механизмах.
Основное достоинство предлагаемой авторами книги и заключается в деталь
ном описании принципов работы и правил применения этих современных базо
вых элементов в составе микроэлектронных устройств. Например, элементов, реализованных по современной биполярно полевой технологии (БиКМОП или
BiCMOS) на момент выхода последнего англоязычного издания, просто не было,
то же самое можно сказать и о микромощной КМОП элементной базе.
До сих пор в учебных курсах многих ВУЗов также используется книга: Титце У.,
Шенк К. Полупроводниковая схемотехника: справочное руководство. Пер. с нем.
Halbleiter – Schaltungstechnik/ Под ред. А.Г. Алексенко. – М.: Мир, 1982.
В Германии эта книга выдержала более десяти изданий. В 2005 г. появилось
11 е по счету дополненное и переработанное издание этого справочного руководства.
Впервые в СССР эту книгу, написанную авторами в 1970 г., издали тиражом
80 тыс. экземпляров (а это было уже пятое доработанное немецкое издание), и
многочисленные отечественные переиздания подтвердили интерес научных сотрудников, студентов и инженеров практиков к схемотехнике радиоэлектронных
устройств, хотя в этой книге рассматриваются всего лишь структуры простейших
полупроводниковых элементов, которые сегодня практически не используются в
микроэлектронных устройствах (за исключением элементов силовой электроники, детально исследованных в этой книге).
Тем не менее, очередные русскоязычные версии этого справочного руководства до сих пор периодически выпускаются издательствами, в том числе российскими и пользуются спросом у специалистов и студентов, поскольку в продаже
отсутствуют более современные издания.
На книжных рынках США, Англии и Европы присутствует и ряд других книг,
посвященных схемотехнике современных микроэлектронных устройств, однако,
большинство из них рассматривают только отдельные составные части комплексных проблем проектирования и описания частных технологий (методы снижения
рассматриваемой мощности, повышения производительности, способы моделирования, защиты от паразитных эффектов и т.д.) применительно к конкретным тех
нологическим базисам – КМОП, биполярным, БИКМОП, КНИ (SOI) и др.
В основу книги положены материалы лекционных курсов, много лет читаемых авторами в ВУЗах и академических институтах для студентов, аспирантов,
магистрантов и преподавателей следующих специальностей: 5507002 «Электроника и микроэлектроника»; 551102 «Проектирование и технология электронных
средств»; 5515002 «Приборостроение»; 5528002 «Информатика и вычислительная
техника»; 2000003 «Электронная техника, радиотехника и связь»; 2100003 «Авто
матика и управление» и др. Использованы материалы лекций и семинаров для
иностранных студентов и специалистов, проведенных авторами в Северо Восточном институте микроэлектроники (Китай), Ханойском техническом университе
те (Вьетнам), Институте космических исследований и Исследовательском Центре Имарата (Индия).
Кроме того, использованы результаты собственных исследований, опубликованных ранее в монографиях, патентах и статьях; результаты своей практической
деятельности в области проектирования и применения микроэлектронных устройств – в качестве главных конструкторов руководили разработкой и организа
цией производства более ста типов микросхем, а также материалы из отечественных и зарубежных источников.
При работе над материалами глав 2, 3, 4, 8 существенную помощь авторам
оказали Силин А.В., Трасковский В.А., техническое оформление рукописи выполнено Гордиенко С.В.
Авторы благодарят академика РАН Красникова Г.Я., д.т.н., профессора Коноплева Б.Г. за полезные предложения по уточнению содержания и структуры
построения материала, сделанные в процессе рецензирования данной работы.
Введение
На современном этапе развития микроэлектронных интегральных устройств проблема выбора оптимальных схемотехнических решений базовых элементов микросхем (ИМС) обусловлена тем очевидным фактом, что известные ранее и ставшие уже стандартными для разработчиков микросхем предыдущих поколений
схемотехнические решения базовых элементов микросхем малой и средней степени интеграции оказались неэффективными для реализации новых требований,
предъявляемых к сложнофункциональным, высокопроизводительным и надежным большим интегральным схемам (БИС). Перед разработчиком всегда встает и
ряд практических вопросов – какие технические средства адекватны поставленной задаче, на что следует обратить особое внимание при проектировании отдельных узлов микросхемы, как лучше организовать, синхронизировать совместную
работу в составе ИМС комбинационных схем, триггеров и базовых логических
элементов, как защитить ИМС от перенапряжений, статического электричества,
как обеспечить надежное электрическое и временное согласование работы базовых элементов (триггеров, регистров, сумматоров) в составе ИМС и различных
ИМС между собой (особенно в случае различного конструктивно технологического базиса их реализации) и т.п. Очевидно, что для ответа на эти вопросы понимание
работы базовых элементов, узлов и блоков ИМС только на логическом уровне «черного ящика», чему посвящено абсолютное большинство монографий, справоч
ников и учебных пособий является необходимым, но далеко не достаточным ус
ловием проектирования современных микросхем. А решение проблем повышения
быстродействия, помехоустойчивости, надежности, устойчивости к различного рода
дестабилизирующим факторам (температура, радиация, разряды статического
электричества), уменьшения энергопотребления микросхем и устройств на их
основе в принципе невозможно без ясного понимания принципов и особеннос
тей работы базовых элементов («кирпичиков», из которых строятся современные
микросхемы), представленных на уровне электрических схем этих элементов, бло
ков и узлов. Обширнейшая литература по современной электронике, информатике
и цифровой схемотехнике не дает ответа на эти и подобные вопросы, и цель данной
книги состоит в том, чтобы по возможности восполнить этот пробел. Основное
внимание сосредоточено на описании наиболее эффективных и опробованных
на практике в составе реальных изделий вариантах схемотехнических решений
базовых элементов цифровых ИМС. Большой иллюстрированный материал схе
мотехнических решений элементов БИС существенно облегчает усвоение изло
женного материала и служит практическим пособием по выбору схемотехничес
ких решений, адекватных решаемой разработчиком задаче.
Материал книги разбит на 8 глав. В первой главе изложены в достаточно сжа
том виде, с минимально необходимым количеством формул и математических
выражений, физические основы работы полевых транзисторов.
Изучение материалов этой главы необходимо для более глубокого понимания
рассмотренного в последующих главах материала. Проведен анализ работы МОП
транзисторов с «длинным» каналом, оценено влияние подложки на характерис
тики транзистора и выведены выражения для оценки численных значений допо
рогового тока. При анализе физических процессов, происходящих в субмикрон
ном МОП транзисторе, исследовано влияние физических эффектов на величину
порогового напряжения и на величину сквозного тока.
Вторая глава посвящена вопросам проектирования микромощных КМОП БИС.
Здесь рассмотрены основные способы управления энергопотреблением микроэлек
тронных устройств, приведена классификация и дано описание основных методов
минимизации энергопотребления, используемых при проектировании КМОП БИС.
Приведен маршрут проектирования таких микросхем, дан сравнительный анализ
возможностей управления мощностью потребления на различных уровнях пред
ставления (транзистор – вентиль – архитектура – алгоритм – система). Приведен
ряд конкретных схемотехнических решений микромощных КМОП элементов.
Приведена классификация и детально рассмотрены источники и основные
физические механизмы рассеяния мощности в субмикронных КМОП структурах,
приведены выражения для расчета значений суммарной, статической и динами
ческой составляющих мощности рассеяния. Здесь же рассмотрен ряд ограничений
(физических, конструктивно технологических, системотехнических и др.), кото
рые необходимо учитывать при проектировании субмикронных микросхем.
Третья глава посвящена рассмотрению общих характеристик цифровых БИС.
Приведена классификация и описание основных элементов, из которых состоят
современные цифровые микросхемы (базовые логические элементы, входные и
выходные элементы согласования, преобразователи уровней и т.п.), перечислены
системы функциональных, электрических и динамических параметров БИС, при
ведены основные энергетические характеристики базовых логических элементов.
Здесь же рассмотрены основные паразитные элементы и паразитные эффек
ты (эффект Миллера, эффект «защелкивания», эффекты «горячих» носителей за
ряда и др.)
Приведена классификация и детально рассмотрены принципы работы типо
вых и оригинальных схем базовых логических элементов (статические, динами
ческие и квазистатические), и элементов внутренней памяти БИС (тактируемых
как уровнем, так и фронтом синхросигнала).
Рассмотрены механизмы влияния на работоспособность БИС основных дес
табилизирующих факторов (электростатических разрядов, электрических помех,
электрических перегрузок) и приведены схемотехнические и конструктивно тех
нологические решения, позволяющие исключить или уменьшить их влияние.
В четвертой главе рассмотрены вопросы схемотехники цифровых БИС на ком
плементарных МОП транзисторах. Приведена классификация и детально рас
смотрены принципы работы стандартных и оригинальных схем базовых логичес
ких элементов (статические, динамические и квазистатические), и элементов внут
ренней памяти БИС (тактируемых как уровнем, так и фронтом синхросигнала).
Рассмотрены механизмы влияния на работоспособность БИС основных дес
табилизирующих факторов (электростатических разрядов, электрических помех,
электрических перегрузок) и приведены схемотехнические и конструктивно тех
нологические решения, позволяющие исключить или уменьшить их влияние.
В пятой главе рассмотрены вопросы схемотехники цифровых БИС на бипо
лярных транзисторах, элементах классической Шоттки транзисторной логики
(STL), интегральной Шоттки логики (ISL), диодно транзисторной логики с дио
дами Шоттки, инжекционной логики (I2L). Рассмотрены все особенности эле
ментов согласования этих БИС (со стандартными ТТЛ уровнями, с повышенной
нагрузочной способностью, со встроенной памятью, с гистерезисом, с парафаз
ными выходами, с повышенной помехоустойчивостью). Отдельный параграф гла
вы посвящен схемотехническим решениям, направленным на обеспечение защиты
входных и выходных цепей от разрядов статического электричества.
Шестая глава посвящена вопросам схемотехники цифровых БИС на компле
ментарных МОП и биполярных транзисторах (БиКМОП).
Рассмотрены типовые схемотехнические решения базовых логических элемен
тов, элементов памяти, входных и выходных элементов согласования с преобра
зованием уровней сигналов, с встроенной памятью, с повышенной помехоустой
чивостью и повышенной нагрузочной способностью.
Приведены и проанализированы схемотехнические решения выходных эле
ментов БиКМОП БИС с формированием различных выходных уровней (ЭСЛ,
ТТЛ, КМОП), с встроенной памятью и схемами защиты выходных цепей БИС.
В седьмой главе рассмотрены принципы организации интерфейса в системах
передачи и обработки информации. Для проектирования современных микро
электронных устройств необходимо знать, как правильно организовать процессы
обмена данными между различными БИС в составе устройств, какие интерфейсы
необходимо использовать для обеспечения надежной работы устройств. Поэтому
здесь рассмотрены наиболее часто используемые методы организации, параметры
и типы интерфейсных шин, основные параметры, режимы работы линий связи,
типы помех в этих линиях и методы борьбы с ними. Рассмотрены также различ
ные коды, используемые для передачи помехозащищенной информации, методы
физического кодирования, коды исправления одиночных и пакетных ошибок, а
также конкретные рекомендации по эффективному кодированию передаваемых
сообщений.
Восьмая глава посвящена изучению интерфейсных БИС – их архитектуры и
схемотехнических особенностей. Рассмотрена классификация типов интерфейс
ных БИС и их базовых схемотехнических решений, приведена система основных
параметров и их типовых значений. Детально рассмотрены особенности органи
зации линий связи с помощью свитой пары для обеспечения электрического со
гласования интерфейсных микросхем с передающими и принимающими элект
ронными блоками.
Рассмотрены типовые архитектуры и схемотехнические решения наиболее
распространенных интерфейсных микросхем – шинных формирователей (драй
веры, порты ввода вывода, адаптеры, программируемые интерфейсы), микросхем
для организации последовательных каналов передачи данных, а также интерфейс
типа «токовая петля» и инфракрасный интерфейс.
На конкретных примерах наиболее массовых микросхем приемо передатчиков
интерфейса с последовательной передачей данных стандартов RS 232 и RS 485 рас
смотрены схемотехнические методы организации режима пониженного энергопот
ребления.
Глава 1
ФИЗИЧЕСКИЕ ОСНОВЫ РАБОТЫ ПОЛЕВЫХ ТРАНЗИСТОРОВ
1.1. Физические основы работы
субмикронных МОП транзисторов
Настоящая глава посвящена некоторым фундаментальным вопросам физики ра
боты КМОП полевых транзисторов с малыми геометрическими размерами, в дан
ном разделе будет показано, что многие физические явления, которые отсутству
ют в известных микроэлектронных приборах с большими проектными нормами,
проявляются только в субмикронных микросхемах и существенно влияют на прин
ципы их работы и величину потребляемой мощности. Рассмотрим как эти явления,
так и известные из литературы способы борьбы с их нежелательными проявлениями.
В этой главе мы рассмотрим классическую структуру металл окисел полупровод
ник (МОП), приведем аналитические выражения для напряжения порога включе
ния МОП транзистора, глубины области обеднения, величины заряда в инверси
онном слое и толщины слоя инверсии.
Здесь же будут рассмотрены полевые МОП транзисторы с длинным каналом,
приведем анализ влияния подложки на пороговые напряжения, рассмотрим мо
дель «подпороговой» работы полевых МОП транзисторов, которая будет исполь
зоваться для оценки подпороговых токов. Вводится важная характеристика прибо
ра, называемая подпороговым размахом. Многие явления, которые отсутствуют в
приборах с более «крупной» геометрией, имеют место в субмикронных приборах и
существенно влияют на различные аспекты их характеристик, включая такой пара
метр, как потребление мощности. В данном разделе используется физико матема
тическая модель субмикронного полевого МОП транзистора на основе снижения
порогового напряжения, обусловленная эффектом короткого канала [5]. Другие
субмикронные явления – эффекты узкого затвора, зависимость смещения подожки
и эффекты инверсионного «короткого» канала – исследуются в следующих разделах,
в том числе «подповерхностный» эффект смыкания и способы его предотвращения.
Изучение физики полевых МОП транзисторов подготовит читателя к после
дующим главам, в которых изучаются различные компоненты общего потребле
ния мощности в кристаллах КМОП СБИС.
1.1.1. Типовая структура МОП транзистора
Стабильность и надежность всех полупроводниковых приборов тесно связаны с
их поверхностными состояниями. Как известно, МОП структура (конденсатор,
управляемый напряжением и диод) является превосходным средством для иссле
18 Глава 1. Физические основы работы полевых транзисторов
дования поверхности любого полупроводника. Для начала в этой главе будут об
суждаться «идеальные» МОП диоды, а в конце раздела будут кратко рассмотрены
«неидеальные» (реальные) характеристики применительно к эффектам, связан
ным с субмикронной технологией их изготовления.
На рис. 1.1 схематично показана типовая МОП структура. Слой толщиной d
из изолирующего материала располагается между металлической пластиной и по
лупроводниковой подложкой. Для конкретизации последующих рассуждений
пусть полупроводник будет р типа. Между подложкой и металлической пласти
ной подается напряжение V. Вначале рассмотрим случай, когда V = 0. Так как мы
рассматриваем идеальный МОП диод, где разность энергий фms между работой
выхода из металла и работой выхода из полупроводника – нулевая, то будет спра
ведливо следующее широко известное выражение [1, 2]:
0,
2
= ⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
≡ − + + B
g
ms m q
E
ф ф χ ψ (1.1)
где χ – сродство электрона в полупроводнике, Еg – запрещенная зона, фm – по
тенциальный барьер между металлом и изолятором, ΨB – разность потенциала
между «внешним» уровнем Ферми ЕF и «внутренним» уровнем Ферми Еi.
Для понимания следующего материала необходимо ввести ряд определений и
пояснений:
1. Работа выхода фms обычно определяется как минимальная энергия, необхо
димая для электронов металла в системе металл вакуум для выхода в вакуум
с внутренней энергией на уровне Ферми. В системе металл полупроводник
работа выхода также может использоваться, но только с заменой диэлект
рической проницаемости свободного пространства ε0 на диэлектрическую
проницаемость среды полупроводника εS.
2. Сродство электрона в полупроводнике χ – это разница потенциалов между
электроном в вакууме и электроном на дне зоны проводимости.
3. Потенциальный барьер между металлом и изолятором фm – это разница между
работой выхода из металла и сродством электрона в полупроводнике.
Металл
d Y
X
Окисел
изолятор
Полупроводник
Рис. 1.1. Эскиз типовой МОП структуры
1.1. Физические основы работы субмикронных МОП"транзисторов 19
Поскольку в идеальном МОП транзисторе изолятор имеет бесконечное со
противление и не имеет ни подвижных носителей заряда, ни центров заряда, то
уровень Ферми в металле сравнивается с уровнем Ферми в полупроводнике.
Вследствие допущения однородности легирования уровень Ферми в металле
одинаков. Это называется состоянием «плоской зоны», так как на рис. 1.2 энерге
тической зоны уровни энергии ЕС, EV и Ei представлены в виде прямых линий.
Когда напряжение V – отрицательное, дырки в полупроводнике р типа при
тягиваются и накапливаются у поверхности полупроводникового контакта с изо
лирующим слоем. Поэтому этот процесс называют накоплением. В отсутствии
тока носители в полупроводнике находятся в состоянии равновесия и уровень
Ферми представляется в виде прямой линии. Классическая статистика Максвел
ла–Больцмана связывает равновесную концентрацию дырок с собственным уров
нем Ферми следующим простым выражением:
. ( )/
0
E E kT
i
p = n e i − P (1.2)
Металл
d
dФm
qФS
ES/2
Окисел
изолятор
Полупроводник
qΨB
qχ
EC
Ei
EF
EV
Рис. 1.2. Энергетические зоны в идеальном МОП диоде
Рис. 1.3. Изменение энергетических зон при приложении отрицательного смещения
Полупроводник
Металл
Изолятор
EC
Ei
EF
EV
Как показано на рис. 1.3, внутренний уровень Ферми имеет более высокое
значение на поверхности, чем в любой точке на глубине подложки, а энергети
ческие уровни ЕС, EV и Ei изгибаются вверх вблизи поверхности раздела «изоля
тор полупроводник». Уровень Ферми ЕF в полупроводнике теперь на –qV ниже
уровня Ферми в металлическом затворе. Когда подаваемое напряжение V поло
жительно, но мало, тогда дырки в полупроводнике р типа уходят от поверхности
и оставляют после себя отрицательно заряженные ионы акцептора. Образуется
область обеднения, простирающаяся от поверхности в глубину полупроводника.
Это и есть классическое состояние обеднения.
Кроме «отталкивания» дырок положительное напряжение притягивает к по
верхности полупроводника и электроны. Поверхность инвертируется из исход
ного р типа в n тип. Если V невелико – концентрация дырок по прежнему выше
концентрации электронов. Это состояние «слабого обеднения», и именно оно
очень важно для изучения процесса рассеяния мощности в микросхемах на поле
вых транзисторах, границы энергетических зон в этом состоянии изгибаются вниз
вблизи границы раздела поверхности «окисел изолятор» (рис. 1.4).
Рис. 1.4. Картина энергетических зон при приложении слабого положительного
смещения
Если приложенное напряжение значительно увеличивается, зоны также из
гибаются значительно, чтобы уровень на поверхности Ei пересекся с другой сто
роной уровня ЕF. Это обуславливается тенденцией носителей к занятию состоя
ний с наименьшей суммарной энергией. Кинетическая энергия электронов нуле
вая, когда они занимают состояния на дне зоны проводимости. В данном состоя
нии инверсии уровень Ei изгибается, становясь ближе к уровню ЕС, и электроны
численно превосходят количество дырок у поверхности. Плотность электронов у
поверхности по прежнему ниже, чем плотность дырок внутри полупроводника.
Когда V возрастает до такой степени, что плотность электронов на поверхно
сти nS становится больше, чем плотность дырок (NA – концентрация примеси ак
цептора) в объеме, как говорят физики, должно иметь место начало сильной ин
версии. Это состояние отображается на рис. 1.5. Как мы увидим ниже, Еi на по
верхности теперь ниже ЕF на величину энергии, равной 2фв, где фв – разность по
Металл
Окисел
изолятор
Полупроводник
EC
Ei
EF
EV
1.1. Физические основы работы субмикронных МОП"транзисторов 21
тенциалов между уровнем Ферми EF и внутренним уровнем Ферми Ei в объеме.
Величина V, необходимая для достижения сильной инверсии, называется поро
говым напряжением.
Рис. 1.5. Энергетические зоны при приложении порогового напряжения
Рассмотрим более подробно математическую модель полевого диода (МОП
диод). Эта модель известна как модель с поверхностным зарядом [1, 2]. В отличие
от более простой модели [3] на основе приближения обеднения, которая сохра
няет точность только при эффектах сильной инверсии, модель с поверхностным
зарядом остается действующей также в областях со слабой инверсией. Последние
области важны, когда рассматривается рассеиваемая мощность субмикронного
полевого КМОП транзистора.
В основу модели обычного полевого диода положено классическое уравнение
Пуассона:
∇ ⋅ D = ρ(x,y,z), (1.3)
где D – вектор электрического смещения, равный ε
sЕ при статических условиях
или низкой частоте, ε
s – электрическая проницаемость кремния, Е – вектор элек
трического поля, ρ(x,y,z) – суммарная плотность электрического заряда.
В МОП диодах электрическое поле, вызванное приложенным напряжением,
направлено перпендикулярно изолятору из SiO2. Обычно искажениями поля на
краях области пренебрегают, поэтому изменение электростатического потенциа
ла ф может учитываться только вдоль оси х, как показано на рис. 1.6. В этом слу
чае можем записать следующее выражение:
= 0.
∂
= = ∂
∂
= ∂
z
ф
E
y
ф
E y z
Поскольку в нашем случае всегда выполняется соотношение:
ρ(x) = q × [p(x) – n(x) + ND(x) – NA(x)],
Металл
Окисел
изолятор
Полупроводник
EC
Ei
EF
EV
22 Глава 1. Физические основы работы полевых транзисторов
то уравнение Пуассона (1.3) преобразуется в вид, характерный для его примене
ния в области микроэлектроники:
( ), 2
2
p p D A
S
p n N N
q
dx
d ф = − + −
ε (1.4)
где ND – это концентрация примеси донора, NA – концентрация примеси акцеп
тора, np – плотность подвижных электронов, pp – плотность подвижных дырок.
Рис. 1.6. Энергетические зоны на поверхности системы изолятор полупроводник
Изолятор
qФB
qФ
Полупроводник
EC
Ei
EF
EV
X
Индекс p служит для акцентирования того факта, что рассматривается имен
но полупроводник p типа. Две плотности носителей в точке х связываются с плот
ностью собственных носителей ni, потенциалом Ферми ФF и электростатическим
потенциалом ф(х) согласно статистике Больцмана известными уравнениями:
( ) , q(ф (x) ф )/ kT
p i
p x n e F p − = (1.5)
( ) . q(ф(x) ф ) / kT
p i
n x n e p − = (1.6)
Если потенциал Ферми фF соответствует уровню энергии Ферми EF (= –qфF), то
электростатический потенциал – это относительная физическая величина, обычно
это потенциал, который соответствует внутренним уровням энергии Ферми в объеме
Ei (x = ∞), т.е. его абсолютное значение можно записать в виде: ф(x) = ф(x) + ф(∞).
Обозначим равновесные концентрации дырок и электронов в объеме как
pp0
= pp (∞) = niexp q [фF – ф(∞)]/kT)
и np0
соответственно. Упрощая правые стороны (1.5) и (1.6), заменяя в (1.4), умно
жая обе стороны результирующего выражения на величину 2dф/dx и интегрируя
это выражение от точки в глубине объема до некоторой произвольной точки х [4],
мы получаем следующее выражение:
1.1. Физические основы работы субмикронных МОП"транзисторов 23
2 2( ( ) / ( ) / ).
2 0
2
0 0 p e n e N N dф
q
dx
dx
d ф
dx
dф
D A
qф x kT
p
qф x kT
p
S
x ф
∫∞ = ∫ ε − + − (1.7)
При повышенной температуре, как известно, в полупроводниковой структу
ре большинство доноров и акцепторов ионизированы. Так что обоснованно мо
жем полагать: pp0 ≈ NA и np0 ≈ ND = ni
2/NA. Допуская применимость классической
статистики Больцмана, выражение для np0 запишем в следующем виде:
, 2
0 0
B фB
p
ф
p i n = n e−β = p e− β
где β = kT/q.
Подставляем полученные выражения в (1.7):
.
2 1 1
( ) 2
⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
= − = − + − + − − −
−
β β β
φ
ε β
β
β
β
ф
e
e
qN e
E x
dx
dф ф
ф
ф
S
A B (1.8)
Значение потенциала электрического поля на поверхности ЕS может вычис
ляться путем замены значения ф на значение потенциала на поверхности фS. Для
определения величин суммарных зарядов в полупроводнике QS используем закон
Гаусса и получим:
1 ( 1).
= = − 2 − + − + −2 − −
S
ф ф
S
S A ф
S S S e ф e e ф
q N
Q E S β B S β
β
ε ε β β β
(1.9)
Так как в нашем случае ф(x = ∞) = 0, то часть приложенного напряжения V
появляется на изоляторе, а оставшееся напряжение появляется на полупровод
нике, что можно описать выражением:
, S
i
S
S
i
S
i S ф
Q d
ф
C
Q
V = ф + ф = + = +
ε (1.9a)
где Сi – емкость изолятора; ε
i – диэлектрическая проницаемость этого изолятора;
d – толщина изолятора.
В состоянии сильного смещения величина фS = 2фB, и поэтому будет справед
ливо следующее выражение:
2 , B
i
S
T ф
Q d
V = × +
ε (1.10)
Или, подставляя в это выражение полученные значения из (1.9) и (1.9а), мо
жем записать следующее выражение:
(1 ) 2 .
2 2
B
ф
S A B
i
T q N ф e ф
d
V = ε − − β B +
ε (1.11)
24 Глава 1. Физические основы работы полевых транзисторов
Конечно, сделанные допущения для вывода выражения для порогового на
пряжения во многом являются идеализированными. В частности, разница рабо
ты выхода фmS в реальных микросхемах никогда не равна нулю, и заряды могут
присутствовать и в изоляторе, и на границе «изолятор полупроводник». После
дний случай обычно включает подвижные заряды ионов, фиксированные заряды
окислов, заряды ловушек на границе раздела и заряды ловушек окислов.
Пусть QT будет эффективный «чистый» заряд на единицу площади. Тогда сум
марное напряжение, необходимое для устранения эффекта разницы ненулевой
работы выхода и присутствия зарядов, называется напряжением плоской зоны
(VFB), и его величина может быть определена из следующего выражения:
.
i
T
FB mS
Q d
V
ε
=φ − (1.12)
Выражение для определения величины напряжения VT, которое должно при
лагаться для достижения эффекта сильной инверсии, должно включать также на
пряжение плоской зоны (VFB). Поэтому итоговое выражение для оценки величи
ны VT можно записать в следующем виде:
(1 ) 2 .
2 2
B
ф
S A B
i
T FB q N ф e ф
d
V = V + ε − − β B +
ε (1.13)
1.1.2. Глубина области обеднения
Обычно МОП структура находится в состоянии обеднения, когда прикладывает
ся слабое положительное напряжение смещения V между металлической пласти
ной и объемом полупроводника. Состояние инверсии существует, когда величи
на напряжения V достаточно велика, чтобы притягивать достаточное количество
неосновных носителей (электронов) на поверхность, так что их плотность начина
ет превышать плотность свободных дырок в объеме. При анализе обычно допуска
ется, что область полупроводника однородно легирована, а также используются еще
два дополнительных упрощающих допущения. Допущение об обеднении позво
ляет относиться к области обеднения как полностью лишенной подвижных заря
дов. Допускается, что в состоянии инверсии притянутые неосновные носители
находятся в очень тонком слое инверсии вблизи поверхности полупроводника.
Допущение об одностороннем резком переходе позволяет считать, что концент
рация носителей резко меняется до своей собственной величины на расстоянии
W под поверхностью, где W – это глубина области обеднения. Экспоненциальная
зависимость (как это мы увидим далее) между суммарным зарядом в полупровод
нике QS и d требует незначительного увеличения d с целью уравновешивания уве
личенного заряда на металле, когда V увеличивается за пределы состояния сильной
инверсии. Поэтому допускается, что d достигает своего максимального значения
Wm и далее не увеличивается. Аналогично, потенциал на поверхности фS не уве
личивается выше 2фB [5].
С учетом этих допущений мы начинаем снова с классического уравнения Пу
ассона:
( ). 2
2
p p D A
S
p n N N
q
dx
d ф = − + −
ε
Вышеприведенные допущения и тот факт, что в полупроводнике p типа кон
центрация ND = 0, позволяют упростить это выражение следующим образом:
.
0
0
2
2
x d
x d
qN
dx
d ф S
A
≥
≤ <
⎪ ⎪
⎩
⎪ ⎪
⎨
⎧
=
ε
(1.14)
Дважды интегрируя это выражение и применяя следующие граничные усло
вия: ф(х = 0) = фS и ф(х = W) =0, получаем:
( ) 1 .
2
⎟⎠
⎞
⎜⎝
⎛
= −
W
x
ф x фS (1.15)
Таким образом, можем записать уравнение:
.
1
2 2
S
A
S
qN
W
ф
ε
=
Разрешая это уравнение относительно параметра W, получим:
.
2
A
S S
qN
ф
W
= ε (1.16)
Принимаем во внимание, что когда W = Wm, то фS = 2фB. Поэтому выражение
(1.16) примет следующий вид:
.
4
A
B S
m qN
ф
W
= ε (1.17)
Это выражение уже можно использовать в практических расчетах численных
значений глубины области обеднения при выборе конкретных параметров конст
рукций проектируемых микросхем.
1.1.3. Определение величины заряда в слое инверсии
В предыдущем разделе было показано, что QS, суммарный заряд в полупроводнике,
зависит от параметров МОП структуры в соответствии со следующим выражением:
26 Глава 1. Физические основы работы полевых транзисторов
1 ( 1).
= = − 2 − + − + −2 − −
S
ф ф
S
S A ф
S S S e ф e e ф
q N
Q E S β B S β
β
ε ε β β β
(1.18)
В этом разделе попробуем определить выражения для оценки величины заря
да в области обеднения, вызванного ионизованными атомами, остающимися после
ухода дырок за счет положительного потенциала металла, а также заряда в слое
инверсии [5]. Инверсия поверхности полупроводника не начинается до тех пор,
пока значение фS не станет больше или равно фB. Для диапазона концентраций
легирующей примеси, обычно используемого в МОП транзисторах, и для рас
сматриваемых диапазонов температур 9 ≤ βфB ≤ 16. Другие слагаемые в выраже
нии (1.18) незначительны в сравнении со вторым и четвертым слагаемыми и мо
гут быть отброшены. Таким образом, выражение для QS может быть записано в
следующем виде:
.
2 (фS 2фВ )
S
S A
S ф e
q N
Q = β + β −
β
ε
(1.19)
Как следует из (1.19), заряд на единицу площади в полупроводнике QS равен
сумме величины заряда на единицу площади в инверсном слое Qi и величины за
ряда на единицу площади в области обеднения Qd. Заряд в области обеднения выз
ван атомами акцептора, использующими дополнительный электрон для заполне
ния ковалентных связей. Поэтому можем записать:
2 . d A S A S Q = qN W = qε N ф (1.20)
Из 1.19 и 1.20 получаем следующее выражение:
2 .
( 2 )
⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
= − = + −
−
S
ф ф
S
i S d S A ф
ф e
Q Q Q q N
S B
β
ε β
β
(1.21)
Мы отмечали выше, что в требуемом диапазоне значений температур
exp(–βфS)<< 1< βϕS. Тогда, при слабой инверсии, когда фS < 2фB, βфS > exp(β(фS – 2фB)
и используя первые два члена в разложении в ряд Тейлора в окрестности
exp(β(фS – 2фB) = 0, получим следующее уравнение:
.
2
( S 2 B ) 1 (фS 2фB )
S
S
ф ф
S e
ф
ф + eβ − = ф + β −
β
β β (1.22)
Откуда, подставляя в (1.13), получаем:
.
2
2 (фS 2фB )
S
S A
i e
ф
q N
Q = β −
β
ε
(1.23)
1.1.4. Оценка толщины инверсионного слоя
Рассмотрим выражения для оценки толщины инверсионного слоя при условии
(допущении), что плотность заряда в слое инверсии значительно выше, чем плот
ность заряда ионов в объеме и что слой инверсии очень тонкий. Таким образом,
∂Ex/∂x в слое инверсии значительно больше, чем в объеме. Здесь ∂Ex/∂x может
аппроксимироваться путем рассмотрения значения электрического поля на ниж
нем крае слоя инверсии как близкого к нулю (рис. 1.7).
Концентрация электронов в некоторой точке в полупроводнике экспоненци
ально зависит от потенциала с константой экспоненты, равной β = kT/q. Это пред
полагает, что основная часть заряда содержится в пределах расстояния от поверх
ности, на котором ф падает на kT/q.
Для иллюстрации в точке, где потенциал падает на kT/q ниже фS, плотность
электронов будет спадать до 1/е = 0,37 от его значения при x = 0. Затем мы можем
аппроксимировать ti этим расстоянием. Более того, если электрическое поле в слое
инверсии аппроксимируется отношением разности потенциалов на этом слое (≈β)
и его толщиной ti,
i
S t
E ≈ β (1.24)
или
.
S
i E
t
≈ β (1.25)
Так как при слабой инверсии фS < 2фB, то выражение (1.19) для QS можно даль
ше упростить, считая exp(β(фS – 2фB) пренебрежимо малым в сравнении с 2фS, то
.
2 A S
S
S
S
S
i E Q qN
t
φ
≈ β ≈ βε ≈ β ε (1.26)
Ex
ti Wm X
Рис. 1.7. Изменение вертикального электрического поля Ex
1.2. Анализ работы МОП транзистора
с длинным каналом
1.2.1. Анализ влияния подложки на работу МОП транзистора
При анализе работы МОП транзистора с субмикронными размерами в предыду
щем разделе предполагалось, что подложка или объемный электрод находятся под
нулевым потенциалом и напряжения на электродах измеряются относительно
этого нулевого потенциала. Когда МОП транзисторы работают в реальных мик
росхемах, напряжения на выводах выражаются относительно вывода истока, и
объемный электрод может находиться под «ненулевым» потенциалом относительно
истока. Так как VGS = VGB – VBS , когда объем находится под нулевым потенциалом,
равно фS, величина VGS становится равной фS + VBS относительно вывода истока.
Если анализ в предыдущем разделе проводился при потенциалах, измеренных
относительно вывода истока, то в нашем случае (длинного канала) правая сторо
на уравнения (1.13) будет иметь вид [5]:
2 (2 )(1 ) 2 . 2
В BS
ф V
S A B BS
i
FB q N ф V e ф V
d
V + + − B BS + + − β − ε
ε (1.27)
В частности, относительно вывода истока выражение для VT можно записать в
следующем виде:
2 (2 )(1 ) 2 . 2
В
ф V
S A B BS
i
T FB q N ф V e ф
d
V = V + + − B BS + − β − ε
ε (1.28)
Величина значения VT, полученного из вышеупомянутого уравнения, будет
больше, чем значение, полученное из уравнения (1.13). Это увеличение VT при
ненулевом напряжении смещения объема VT, называется смещением подложки.
1.2.2. Выражения для оценки значения допорогового тока
В n канальных МОП транзисторах, когда напряжение между затвором и исто
ком VGS меньше, чем величина напряжения порога VT, имеет место состояние, на
зываемое «слабым обеднением», аналогичное обсуждаемому выше для диодной
МОП структуры. При этом концентрация неосновных носителей в канале неве
лика, но не равна нулю. На рис. 1.8 показан характер изменения концентрации
неосновных носителей по длине канала.
Предположим, что исток n канального полевого МОП транзистора заземлен,
VGS < VT и напряжение сток исток |VDS| ≥ 0,1 В. При этом состоянии слабой инвер
сии значение VDS падает почти полностью на обратно смещенном p n переходе (под
ложка сток). В результе изменение электрического потенциала фS вдоль канала (по
оси у) на поверхности полупроводника невелико. Составляющая Еу вектора электри
ческого поля Е, равного ∂ф/∂у, также невелика. При малом числе подвижных носи
телей и слабом продольном электрическом поле дрейфовая составляющая подпо
рогового тока стока истока ID,st пренебрежимо мала. Кроме этого, длинный канал
также позволяет считать, что градиент электрического поля вдоль канала невелик.
1.2. Анализ работы МОП"транзистора с длинным каналом 29
Зависимость концентрации неосновных носителей np от величины поверхно
стного потенциала в глубине объема имеет следующий вид:
S .
2
ф
A
i
p e
N
n
n = β (1.29)
Из за экспоненциальной зависимости концентрации неосновных носителей
np от поверхностного потенциала фS значение дифференциала ∂np(y)/∂у может быть
относительно большим. Так как диффузионный ток пропорционален градиенту
концентрации носителей, то диффузия носителей создает значительный ток ID,st.
Диффузионный ток характеризуется следующим выражением:
,
( ) ( ) ( )
y
Q y
ZD
y
n y
Zt qD
y
n y
I AJ AqD i
diffusion diffusion n i n n ∂
= ∂
∂
= ∂
∂
= = ∂ (1.30)
где A – площадь поперечного сечения канала, Dn – коэффициент диффузии элек
тронов, Z – ширина канала, ti – глубина слоя инверсии, Qi – заряд на единицу
площади в инверсионном слое, равный tiqn(y).
Равновесная концентрация электронов характеризуется выражением:
( / )exp( ). S
n n2 N q ф p i A = β
Выражение для оценки величины заряда в слое инверсии при состоянии сла
бой инверсии можно записать следующим образом:
.
2
( ) S
2
S
q ф
A
i
A
S
i i e
N
n
qN ф
Q qt n y q β β ε
= ≈ (1.31)
Если ni
2 в правой части вышеприведенного уравнения заменить на его при
близительное значение, выраженное как NA
2exp(–2qβфB), то мы увидим, что вы
шеприведенное выражение – это то же самое, что выведено ранее для величины
заряда Qi:
Z
Рис. 1.8. Характер изменения концентрации носителей в канале МОП транзисто
ра при смещении в режиме слабой инверсии
30 Глава 1. Физические основы работы полевых транзисторов
.
2
2 ( 2 )
S
S A фS фB
i e
ф
q N
Q − = β
β
ε
(1.31а)
Чем полевой МОП транзистор отличается от МОП диода , так это наличием
градиента потенциала вдоль оси у. При заземленном истоке (например, VSB = 0)
плотность электронов на конце истока канала задается вышеприведенным выра
жением при фS(у), замененным на фS(у = 0). На конце стока канала должен учи
тываться уровень напряжения VDS. Тогда выражения для оценки численного зна
чения величины заряда можем записать в следующем виде [5]:
[ ]
.
2 ( 0)
( )
2 ( 0)
( 0)
( 0)
2
S
( 0)
2
S
S
S
⎪ ⎪ ⎪
⎩
⎪ ⎪ ⎪
⎨
⎧
=
= =
=
= =
= −
=
q ф y VDS
A
i
A
S
i
q ф y
A
i
A
S
i
e
N
n
qN ф y
Q y L q
e
N
n
qN ф y
Q y q
β
β
β ε
β ε
(1.31б)
При температурах, выше, чем комнатная температура, значение члена exp(–VDS/β)
будет меньше, чем exp(–4). Пренебрегая этим членом, можно представить харак
тер изменения (градиент) концентрации электронов вдоль канала следующим об
разом:
.
( ) ( ) ( 0) ( 0)
L
Q y
L
Q y L Q y
y
Q y i i i i ≈ = − = = =
∂
∂
(1.31в)
Таким образом, получаем требуемое итоговое выражение для расчета числен
ного значения величины допорогового тока в следующем виде:
.
2 ( 0)
( ) ( 0)
2
S
.
S =
=
=
∂
= ∂ q ф y
A
i
A
i n S
D st n e
N
n
L qN ф y
qD Z
y
Q y
I D Z β β ε
(1.31г)
Из этого выражения видно, что в МОП транзисторах с длинным каналом до
пороговый ток стока истока остается не зависящим от величины напряжения ис
ток сток. Так как фS(у = 0) меняется экспоненциально при приложении напряже
ния к затвору [3], то же происходит с током сток исток. Независимость ID,st от VDS
прекращается в МОП транзисторах при L, равной 2 мкм, при VDS достаточно боль
шом, чтобы области обеднения истока и стока слились. Этот известный эффект
короткого канала называется сквозным пробоем. Режим сквозного пробоя при кон
струировании БИС должен предотвращаться, так как он вызывает независимость
ID,st от F. Это обычно значит, что ток сквозного пробоя должен поддерживаться ниже,
чем значение ID,st для длинного канала. Ниже будут рассмотрены методы использо
вания имплантирующей примеси для управления током сквозного пробоя.
Для конструирования надежных МОП БИС необходимо знать и использовать
еще одну важную «допороговую» характеристику.
Характеристика крутизны наклона зависимости log(ID,st) от VGS называется до"
пороговым размахом (subthreshold swing). Для однородно легированного МОП по
левого транзистора эта характеристика определяется следующим выражением:
2.3 1 2.3 1 ,
ln
log
1
⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
+ = ⎟
⎟
⎠
⎞
⎜ ⎜
⎝
⎛
+ = ⎟
⎟
⎠
⎞
⎜ ⎜
⎝
⎛
=
−
W
d
C
C
dV
d I
S
i
S
ax
d
GS
D
St ε
β β ε (1.32)
где Cd – емкость слоя обеднения затвора, Ci – емкость слоя изолятора, εS – ди
электрическая проницаемость изолятора, d – толщина изолятора, W – толщина
обедненного слоя.
Член SSt показывает, как быстро ток стока прибора может прекращаться, ког
да величина VGS снижается ниже VT. Так как размеры микросхемы и величина на
пряжения питания постоянно снижаются для улучшения технико экономичес
ких характеристик, снижения мощности и повышения надежности, эта характе
ристика становится серьезным ограничением минимально допустимого напря
жения, которое можно использовать для питания БИС.
Параметр Sst измеряется в милливольтах на декаду. Для случая ограничения d → 0
и при комнатной температуре величина SSt ≈ 60 мВ/декаду. На практике величина SSt
для типового субмикронного КМОП транзистора составляет обычно 100 мВ/декаду.
Это вызвано «ненулевой» толщиной окисла и другими отклонениями от идеальных
условий. Значение параметра Sst в 100 мВ/декаду снижает величину ID,st со значения
1 мкА/мкм при VGS = VT = 0,6 В до 1 пА/мкм при VGS = 0 В.
Можно отметить, что значение Sst можно сделать еще меньше путем исполь
зования более тонкого слоя окисла (изолятора) для снижения d или использо
вания более низкой концентрации легирующей примеси (что приводит к более
высокому W). Изменение рабочих условий, а именно: снижение температуры
или смещение напряжения подложки также вызывает снижение значения кру
тизны Sst.
1.3. Анализ физических процессов,
происходящих в субмикронном МОП транзисторе
Как известно, с момента изобретения первых интегральных схем количество эле
ментов на кристалле и их быстродействие продолжали расти по экспоненциаль
ному закону. При этом численные значения параметров –L и Z – становились все
меньше и меньше. Задача повышения быстродействия приборов также требовала
уменьшения размеров параметров L и d для каждого поколения. Последнее свя
зано с необходимостью увеличения величины ID,st (тока стока) в состоянии насы
щения прибора, чтобы паразитные емкости могли заряжаться и разряжаться бы
стрее.
Когда были изготовлены первые ИС, включающие МОП транзисторы с дли
ной затвора L ≤ 2 мкм, наблюдались новые эффекты в работе приборов, которые
нельзя было объяснить с использованием общепризнанных теорий приборов с
длинными каналами. Более интересно для нас то, что пороговое напряжение VT и
подпороговый ток ID,st, предсказанные при анализе в предыдущих разделах, не
согласуются с наблюдаемыми значениями для случаев L ≤ 2 мкм [5]. Здесь ожида
лось, что VT не зависит от L, Z и VDS, но оно снижается при снижении L, меняется
с Z и снижается при увеличении напряжения сток исток VDS. Также видно, что VT
растет менее быстро с VВS, чем в случае более длинных каналов. В случае приборов
с L > 2 мкм ID,st не зависит от VDS и линейно растет при снижении L. Также, ID,st
растет с ростом VDS и растет более быстро, нежели линейно при снижении L для
случаев L ≤ 2 мкм.
Далее мы рассмотрим эффекты, которые обуславливают эти различия в рабо
те полевых МОП приборов при более малых (субмикронных) размерах. В боль
шинстве случаев невозможно установить аналитическую связь между физичес
кими характеристиками прибора и выходными электрическими параметрами этого
прибора. Общепризнанные теории пытаются дать количественное объяснение или
полагаются на числовой анализ в частных случаях.
1.3.1. Анализ физических эффектов, влияющих на пороговое
напряжение МОП транзистора
Величина VT, которая уменьшается при снижении L, изменяется с изменением Z
и снижается при увеличении напряжения сток исток VDS. В этом разделе деталь
но рассмотрим влияние эффекта короткого канала, эффекта «узкого» затвора и
так называемые обратные эффекты короткого канала и их влияние на величину
напряжения порога МОП транзистора.
Эффект короткого канала. Проблема снижения величины VT при уменьшении
значений L и увеличении VDS заслуживает отдельного рассмотрения. Полевые тран
зисторы в КМОП схемах обычно работают в «усовершенствованном» режиме –
при 0,6 В ≤ VT ≤ 0,8 В, когда даже небольшое снижение VT вызывает избыточные
токи утечки. Кроме того, значения VT в диапазоне от 0,6 до 0,8 В в МОП приборах
со слаболегированными подложками могут обеспечиваться только путем исполь
зования легирующих примесей (ионная имплантация) с настройкой VT для дос
тижения требуемой концентрации легирования. Для компенсации эффектов ко
роткого канала может потребоваться даже более высокая концентрация примеси
для компенсации соответствующего снижения VT, что, однако, может неблагоп
риятно влиять на подвижность носителей, допороговый ток и другие характерис
тики прибора.
Значения параметра VT, полученные из анализа и расчета по выражениям, при
веденным в предшествующем разделе, могут не согласовываться с эксперимен
тальными данными при L ≤ 2 мкм. Упрощающие допущения, сделанные в работе
[5] для упрощения анализа, предполагали, что пространственный заряд под зат
вором не зависит от VDS. Когда канал относительно длинный, области обеднения
«сток подложка» и «подложка исток» составляют только малую часть общего рас
стояния между областями стока и истока. Когда L того же порядка, что и ширина
области обеднения «сток подложка» или «подложка исток», наличие заряда ионов
в этих обедненных областях уже может способствовать снижению величины за
ряда, который необходим для вхождения в область инверсии. В результате оказы
вается, что более малое значение VGS может быть достаточным для включения тран
1.3. Анализ физических процессов, происходящих в субмикронном 33
МОП"транзисторе
зистора. Область обеднения стока расширяется далее в подложку, делая напряже
ние включения еще меньше, когда увеличивается обратное смещение на перехо
де «сток подложка».
Для исследования механизма влияния VDS на величину пространственного за
ряда под затвором необходимо решить уравнение Пуассона в двухмерной форме.
Точное решение двухмерного уравнения Пуассона исследователи обычно полу
чали только в численном выражении. Для аналитического решения уравнения
Пуассона предлагались различные упрощения. Одно из первых известных уп
рощений, модель с разделением заряда [5], рассматривало заряд в канале как раз
деленный между истоком, стоком и затвором. С учетом допущения, что заряд,
управляемый затвором, лежит в пределах трапециидальной области, уравнение
Пуассона упрощается до одномерной формы и успешно решается для получения
численного значения величины смещения напряжения порога. Однако эта про
стая модель не дает хорошего количественного соответствия с экспериментально
наблюдаемыми величинами.
Снижение барьера, вызванного влиянием процессов, связанных со стоком
(DIBL), является основой для ряда наиболее сложных моделей описания сдвига
напряжения порога. В их основе лежит механизм снижения напряжения порога
из за влияния зарядов, формируемых в области обеднения на потенциальном энер
гетическом барьере между истоком и каналом на поверхности полупроводника.
В одной из таких моделей на основе метода DIBL [6] двумерное уравнение Пуас
сона сводится к одномерной форме путем аппроксимации члена ∂2ф/∂x2 как кон
станты. Эта и другие модели на основе DIBL позволяют обеспечить хорошее со
гласование расчетных данных с измеренными данными для значений L до 0,8 мкм
и значений напряжения VDS до 3 В.
Последняя модель [7] достаточно точно предсказывает численные значения
сдвига напряжения порога при коротком канале ΔVT sc даже для приборов с длиной
канала меньше 0,5 мкм. В основу этой модели положен квази двухмерный подход
для разрешения двухмерного уравнения Пуассона. Комплексный вектор электри
ческого поля Е содержит горизонтальную компоненту Еу и вертикальную компо
ненту Ех, причем член Еу характеризует поле в стоке, которое имеет только горизон
тальную компоненту. Аналогично, компонента Ех является единственной компо
нентой поля, обусловленной зарядом на затворе. Здесь Еу меняется по у, но не по х;
Ех допускает свое максимальное значение на конце канала в области истока и затем
уменьшается по у до минимального значения на конце стока. Аналогично, Ех (х,у)
характеризует значение на поверхности изолятора , задаваемое величиной Ех (0,у),
и изменяется до нуля на нижнем крае области обеднения, т.е. Ех (W,у) = 0. Допуска
ется, что ∂Ех/∂x в каждой точке (х,у) может заменяться на среднее значение от его
величины в (0,у) и в (W,у), задаваемое следующим выражением:
.
(0, ) ( , ) (0, )
W
E y
W
E y E W y
x
E x ≈ x − x = x
∂
∂
(1.33)
Из условия неразрывности вектора электрического смещения можно сфор
мулировать два следующих выражения:
34 Глава 1. Физические основы работы полевых транзисторов
E (0, y) E (y), ox
S
ox
x ε
= ε (1.34)
( ) .
( ) S
d
V V ф y
E y T FB
ox
= − − (1.35)
Принимая при аппроксимации, что заряд в области обеднения – это заряд
ионов, то есть ρ(х,у) = qNA, и заменяя соответствующие члены уравнения Пуассо
на, можно записать его в следующем виде:
( ).
,
S
x y
y
E
x
E
ε
= − ρ
∂
+ ∂
∂
∂
(1.36)
Отсюда мы получаем простое выражение:
( ) ( ) S ,
A m
T FB S m y
i qN W
y
W E y
d
V V ф y =
∂
∂
− − +
η
ε ε (1.37)
где η – эмпирически получаемый коэффициент.
При возникновении эффекта сильной инверсии W = Wm выражение преобра
зуется в следующий вид:
( ) ( ) S .
2
S
2
A m
T FB
i
S m qN W
d
V V ф y
y
W ф y + − − =
∂
∂ ε
η
ε
(1.38)
При граничных условиях фS(0) = Vbi и фS(L) = Vbi + VDS получаем следующее
решение фS (у) для вышеприведенного уравнения:
( ) ( ) ( )
( )( ) ([ ])
( ) ,
sin /
sin /
sin /
sin /
S h L l
h L y l
V V
h L l
h y l
ф y V V V V SL bi DS SL bi SL
= + + − + − − (1.39)
где VSL, VGS, VDS, Vbi – величины встроенного потенциала p n переходов сток под
ложка и подложка исток, l – характеристическая длина, определяемая как
.
ε η
ε
i
S mW d
l = (1.40)
Значение параметра ΔVT sc теперь находится путем вычитания значения фS для
модели длинного канала из минимального значения фS(у), заданного уравнением
(1.39). Минимальное значение фS(у) находится путем вычисления правой части
уравнения 1.39 для нескольких значений у, (0 < у < L), построения и подгонки
кривой для них.
На рис. 1.9 показано изменение поверхностного потенциала вдоль канала для
длин каналов 0,35 и 0,8 мкм. Для каждой длины канала построена кривая поверх
ностного потенциала для VDS = 0,05 В и VDS = 1,5 В.
1.3. Анализ физических процессов, происходящих в субмикронном 35
МОП"транзисторе
Из рис. 1.9 видно, что поверхностный потенциал МОП транзистора при L = 0,8 мкм
остается постоянным на значительной части канала. Эта характеристика становится
более ярко выраженной в случаях более длинных каналов МОП транзисторов. Од
нако поверхностный потенциал МОП транзистора с длиной L = 0,35 мкм, не содер
жит область, в которой его значение не меняется. Минимальное значение поверхно
стного потенциала для этого прибора при L = 0,35 мкм оказывается выше, чем для
прибора с L = 0,8 мкм. Фактически минимальное значение поверхностного потен
циала возрастает при снижении длины канала и увеличении VDS.
Если выражение для минимального значения фS(у) вычитается из правой час
ти уравнения 1.39, то получается искомое выражение для ΔVTsc. Общая форма это
го выражения достаточно сложная. Для случая L > 5l выражение для ΔVT sc может
быть упрощено и будет иметь следующий вид:
[3( 2 ) ] / 2( 2 )( 2 )L / 2l .
bi B bi B DS
L l
T bi B DS V V ф V e V ф V ф V e SC
Δ ≈ − + − + − − + − (1.41)
Уравнение 1.41 может быть далее упрощено для случая малых значений VDS,
при этом получим следующее выражение для оценки ΔVT:
[2( 2 ) ]( L / 2l 2 L / l).
T bi B DS V V ф V e e SC Δ ≈ − + − + (1.42)
Значения VT, рассчитанные из двух вышеприведенных уравнений, были срав
нены с экспериментально измеренными значениями [7] и получили хорошее со
впадение (5–7%).
Необходимость использования коэффициента η в выражении 1.37 для харак
теристической длины l усложняет использование этого выражения для определе
ния точной величины l. Точное значение l необходимо получать из измерений VT,
5
4
3
2
1
0
–1
0 0,2 0,4 0,6 0,8
L = 0,8 мкм, VDS = 1,5 В
L = 0,8 мкм, VDS = 1,5 В
L = 0,35 мкм, VDS = 1,5 В
L = 0,35 мкм, VDS = 1,5 В
Рис. 1.9. Изменение поверхностного потенциала вдоль канала МОП транзистора
для двух значений длин (L = 0,8 мкм, L = 0,35 мкм)
36 Глава 1. Физические основы работы полевых транзисторов
проводимых на изготовленных образцах в условиях конкретного технологичес
кого процесса.
Тем не менее, при использовании эмпирического метода определения l его обыч
но связывают с минимальной длиной канала Lmin, которую должен иметь полевой
МОП транзистор. Из литературы известно эмпирическое выражение для Lmin [8]:
0,41( ) . 2 1 / 3
min j m L = W dW (1.43)
На практике допускается, что Lmin равно 4l, тогда справедливо соотношение:
0,1( ) . 2 1 / 3
j m l = W dW (1.44)
Можно доказать, что для n канального полевого МОП транзистора с n+ по
ликремниевым затвором для поддержания VT, задаваемого выражением
,
4
2
m
S B
i
T FB B W
d ф
V V ф
ε
ε
= + + (1.45)
при определенном значении VТ (например, 0,7 В) необходимо, чтобы выполня
лось следующее условие:
.
2
2
4
d
V V ф
d ф
W
i
S
T FB B
S B
i
m ε
ε ε
ε
≈
− −
= (1.46)
Тогда из 1.44 и 1.46 следует:
0,0007 . 1 / 3l W d j = (1.47)
Для случая n канального МОП транзистора с p+ поликремниевым затвором
[где допускается VT = 1,2 В, Wm ≈ 4(ε
s/ε
i)d] получают следующее значение:
0,0011 . 1 / 3l W d j = (1.48)
Зависимость от VВS
Уравнение 1.15, описывающее характер изменения напряжения порога полевого МОП
транзистора с длинным каналом, может быть переписано следующим образом [5]:
(2 ) 2 , T FB B BS B V =V +γ ф +V + ф (1.49)
где член exp(–2βфS – VВS) был отброшен как пренебрежимо малый, а
( / ) 2 . i S A γ = d ε qε N
Для более коротких длин каналов и более высоких напряжений смещений сто
ка величина VT менее чувствительна к изменению VВS. Здесь VT становится полно
стью независимым от VВS для всех значений VВS, когда L = 0,7 мкм [9] и для боль
ших значений VВS во всех случаях.
1.3. Анализ физических процессов, происходящих в субмикронном 37
МОП"транзисторе
Эффекты узкого затвора
Следует отметить, что обсуждаемые ниже три эффекта «узкого» затвора оказыва
ют более слабое влияние на величину VT, чем рассмотренные ранее эффекты ко
роткого канала. Первые два эффекта вызывают увеличение VT и имеют место в
полевых МОП транзисторах, изготовленных с помощью либо структуры с изоля
цией окислом, либо структур с локальной изоляцией окислом в «канавках»
(LOCOS). Третий эффект также вызывает снижение VT и проявляется в МОП тран
зисторах, изготовленных с помощью структур LOCOS (с изоляцией «канавками»).
Для понимания причины возникновения первого эффекта канал МОП тран
зистора можно рассматривать как прямоугольник в горизонтальном сечении, два
параллельных края которого граничат со стоком и истоком и располагаются в об
ластях обеднения. Другие два края не имеют под собой областей обеднения. При
сутствие зарядов под первыми двумя краями вызывает снижение количества заря
да, которое должно вноситься напряжением на затворе, так что отсутствие области
обеднения под другими двумя краями предполагает, что требуется более высокое
VGS для инвертирования канала. Эффект состоит в увеличении VT [10].
Второй эффект проистекает из более высокого уровня легирования канала по
краям рабочей области [11]. Более высокое легирование обусловлено суммарным
влиянием примесей, используемых при формировании охранного кольца (бор в
случае МОП транзисторов n типа и фосфор в случае МОП транзисторов p типа).
Из за более высокого легирования для полного инвертирования канала к затвору
должно прилагаться более высокое напряжение.
В субмикронных МОП транзисторах с изоляцией «канавками» или полнос
тью заглубленной изоляцией, когда затвор смещается, линии электрического поля
от области затвора складываются таким образом, что формируется инверсион
ный слой на краях канала при более низком напряжении, чем требуется для цен
тра, что и порождает третий эффект [12].
Обратный эффект короткого канала
Большинство экспериментальных измерений параметра VT при уменьшенной дли
не канала не подтверждают постоянного снижения, ожидаемого из теорий, при
веденных в предыдущих разделах. Обратный эффект короткого канала – это тер
мин, присвоенный явлению, когда длина канала снижается менее L ~ 3 мкм. Пер
воначально VT возрастает до L ~ 0,7 мкм [13], а когда L снижается ниже 0,7 мкм, VT
начинает снижаться с большей скоростью, нежели предсказывается теориями. Ис
следователи осмыслили это явление и предложили новые его объяснения [13],
хотя исследования этого эффекта еще продолжаются.
1.3.2. Методы ограничения эффекта сквозного пробоя
Как следует из описания физических механизмов работы субмикронного МОП
транзистора, области обеднения на переходах сток–подложка и подложка–исток
простираются на некоторое расстояние в область канала. Увеличение напряжения
обратного смещения на переходах приводит к уходу границ обедненной области от
перехода. В субмикронных МОП транзисторах обычно используется ионное леги
рование с регулировкой уровня VT для увеличения поверхностной концентрации
примеси до уровня более высокого, чем в объеме полупроводника.
Конечно, любое увеличение напряжения стока может приводить к развитию
механизма сквозного пробоя, снижает потенциальный энергетический барьер для
основных носителей в истоке. При этом большое число этих носителей приобрета
ет достаточную энергию для пересечения барьера и входа в подложку. Некоторые
из этих носителей собираются областью стока. Результирующий эффект состоит в
увеличении допорогового тока ID.st. Более того, если построить графическую зависи
мость log(ID.st) от VGS, то наклон кривой (Sst) становится меньше (т.е. кривая становит
ся более плоской), если имеет место подповерхностный сквозной пробой [5, 20].
В то время как значение параметра Sst, является «индикатором» появления эф
фекта подповерхностного сквозного пробоя, наиболее часто используемый параметр
прибора, применяемый для описания поведения МОП транзистора при сквозном
пробое, это напряжение сквозного пробоя – VPT, определяемое, как значение VDS, при
котором ток ID.st достигает некоторой определенной величины при VGS = 0. Параметр
VPT можно грубо аппроксимировать, как значение VDS, для которого суммарное зна
чение области обеднения истока и стока становится равной величине L [21]:
( ), 3
PT B j V αN L −W (1.50)
где NB – объемная концентрация примеси (подчеркнем отличие от параметра «по
верхностная концентрация примеси NA).
Как уже упоминалось выше, для маломощных приборов необходимо учиты
вать возможность появления приповерхностных токов сквозного пробоя. Так как
эти токи протекают, когда прибор выключен, даже «слабые» токи представляют
опасность. Для исключения подповерхностного сквозного пробоя был разрабо
тан целый ряд методов борьбы с этими токами.
Основным методом является выбор соответствующего соотношения NB и NA для
достижения обеспечения регулировки VT и для увеличения уровня легирования в под
ложке, что приводит к снижению ширины областей обеднения. Наиболее известный
метод, предложенный в работе [22], состоит в обеспечении соотношения NB > NA/10.
Его преимущество заключается в использовании только одного имплантата, одна
ко он не может удовлетворить вышеуказанным требованиям при геометрических
размерах L < 1 мкм. Другие методы предполагают использование дополнительных
имплантантов для формирования слоя с более высоким уровнем легирования на
глубине, равной расположению дна области обеднения перехода [23], либо для фор
мирования соответствующего «фронта» в областях стока и истока [24, 25].
1.3.3. Эффект возникновения тока утечки стока МОП транзистора,
обусловленный влиянием его затвора
Как следует из физики работы субмикронного МОП транзистора, сильное поле
присутствует в окисле в области, где сток n+ полевого МОП транзистора нахо
дится непосредственно под его затвором, причем и сток и затвор находятся соот
ветственно под потенциалом VDD и земли (рис. 1.10).
В соответствии с законом Гаусса заряд QS = εoxEox наводится в электроде стока.
Этот заряд QS создается слоем обеднения в области стока. Так как подложка нахо
дится при более низком потенциале для неосновных носителей, любые неоснов
ные носители, которые могут накопиться и сформировать инверсионный слой на
поверхности стока под затвором, смещаются в поперечном направлении в под
ложку. По этой причине неравновесная поверхностная область называется «зача
точным инверсионным слоем», а этот неравновесный обедненный слой называ
ется «слой глубокого обеднения».
Если величина электрического поля в окисле Eox достаточно велика, то падение
напряжения на слое обеднения становится достаточным для возникновения эф
фекта туннелирования в области стока через образовавшуюся приповерхностную
ловушку. В литературе описаны несколько возможных механизмов туннелирования
посредством этих ловушек [26]. Какой бы ни был механизм, неосновные носители,
проникшие в образующийся инверсионный слой, перемещаются в поперечном
направлении в подложку, замыкая цепь протекания тока утечки стока, наведенно
го затвором (GILD). В КМОП схемах этот ток утечки вносит существенный вклад
в мощность, потребляемую в режиме холостого хода. Технически GILD может уп
равляться как путем увеличения толщины окисла (снижение напряженности поля
для заданного напряжения), увеличения уровня легирования области стока (для
ограничения ширины слоя обеднения и объема туннелирования), так и путем уст
ранения этих ловушек (обеспечивая уровни напряжения и поля достаточно низки
ми, чтобы туннелирование без этих ловушек с зоны на зону стало невозможным).
Литература к главе 1
1. G. Baccarani et al. Analytical IGFET Model Including Drift and Diffusion Currents //
IEEE J. Solid State Electron Devices. – 1978. – Vol. 2. – P. 62.
2. J.R. Brew A Charge Sheet Model of the MOSFET // Solid State Electron. – 1978. –
Vol. 21. – P. 345.
3. S.M. Sze Physics of Semiconductor Devices // Wiley Interscience. – New York. – 1969.
4. C.G. B.Garett and W.H.Brattain Physical Theory of Semiconductor Surfaces // Phys.Rev. –
1955. – Vol. 99. – P. 376.
2
4
5
3
1
Рис. 1.10. Схема образования в полевом МОП транзисторе тока утечки стока, вы
званного затвором: 1 – край обеднения p подложки; 2 – сток; 3 – поли
кремниевый затвор; 4 – край обеднения стока; 5 – образование пары при
туннелировании
40 Глава 1. Физические основы работы полевых транзисторов
5. K. Roy, Sh.C. Prasad Low power CMOS VLSI Circuits Design // New York, Hilton
books. – 1995. – P. 348.
6. F.C. Hsu et al. An Analytical Breakdown Model for Short Channel MOSFETs // IEEE
Trans. Electron. Dev. – 1983. – Vol. 30. – P. 571.
7. Z.H. Iao et al. Threshold Voltage Model for Deep Submicrometer MOSFETs // IEEE
Trans. Electron. Dev. – 1993. – Vol. 40. – P. 86.
8. J.R. Brews et al. Generalized Guide for MOSFIT Miniaturization // IEEE Electron.
Dev. –1980. – Vol. 1. – P. 2.
9. G.W. Taylor // Solid State Electron. – 1979. – Vol. 22. – P. 701.
10. G. Merkel A Simple Model of the Threshold Voltage of Short and Narrow Channel
MOSFITs// Solid State Electron. – 1983. – Vol. 23. – P. 1207.
11. C.R. Ji and C.T. Shah Two Dimensional Analysis of the Narrow Gate Effect in MOSFETs //
IEEE Trans. Electron. Dev. – 1983. – Vol. 30. – P. 635.
12. S.S. Chung and T. C. Li An Analytical Threshold Voltage Model of the Trench Isolated
MOS Devices with Nonuniformly Doped Substrates // IEEE Trans. Electron. Dev. –
1992. – Vol. 13. – P. 614.
13. C.Y.Lu and J.M.Sung Reverse Short Channel Effects on Threshold Voltage in Submicron
Salicide Devices // IEEE Electron. Dev. Lett. – 1989. – Vol. 10. – P. 446.
14. Белоус А.И., Сякерский В.С., Алиева Н.А. Сравнительные исследования KMOП БИС,
изготовленных в КНИ и КРС структурах / Сборник докладов Международной науч
ной конференции «Актуальные проблемы физики твердого тела». – 23–26 октября
2007 г. – Минск, Беларусь. – С. 5–6.
15. N.D. Arora and M.S.Sharma Modelling the Anomalous Threshold Voltage Behavior of
Submicron MOSFETs // IEEE Electron. Dev. Lett – 1992. – Vol. 13. – P. 92.
16. H. Hanafi et al. A Model for Anomalous Short Channel Behavior in MOSFET// IEEE
Electron. Dev. Lett. – 1993. – Vol. 14. – P. 575.
17. D. Sadana et al. Enhanced Short Channel Effects in NMOSFETs Due to Boron
Redistribution Introduced by Arsenic Source and Drain Implant // IEDM Tech. Dig. –
1992. – Vol. 37. – P. 849.
18. Белоус А.И., Бондаренко В.П., Долгий А.Н., Сякерский В.С. Фотолюминесцент
ные исследования КНИ структур / Сборник докладов Международной научной
конференции «Актуальные проблемы физики твердого тела». – 23–26 октября
2007 г. – Минск, Беларусь. – С. 12–15.
19. C.S. Rafferty et al. Explanation of Reverse Short Channel Effect by Defect Gradients //
IEDM Tech. Dig. – 1993. – Vol. 38. – P. 311.
20. J. Zhu et al. Punchthrough Current for Submicrometer MOSFETs in CMOS VLSI //
IEEE Trans. Electron. Dev. – 1988. – Vol. 35. – P. 145.
21. C. Hu Future CMOS Sealing and Reliability // Proc. IEEE. – 1993. – Vol. 81. – P. 682.
22. F.M. Klassen Design and Performance of Micron Sized Devices // Solid State Electrons.
1978. – Vol. 21. – P. 565.
23. T. Shibata et al. An Optimally Designed Process for Submicrometer MOSFETs // IEEE
Trans. Electron. Dev. – 1982. – Vol. 29. – P. 531.
24. C.F. Codella and S. Ogura Halo Doping Effect in Submicron Df LDD Device Design //
IEDM Tech. Dig. – 1985. – P. 230.
25. Белоус А.И., Комаров Ф.Ф., Красницкий В.Я., Сякерский В.С. Модель расчета
поверхностного сопротивления кремниевых ионно легированных слоев р типа //
Электроника. – 2006. – № 11(35). – С. 50–53.
26. J.R. Brews Subthreshold Behavior of Uniformly and Non Uniformly Doped Long
Channel MOSFETs // IEEE Trans. Electron. Dev. – 1979. – Vol. ED 26. – № 9. –
P. 1282.
Современные информационные и интеллектуальные управляющие системы должны удовлетворять ряду простых, но основополагающих требований: быть компакт
ными – чтобы уместиться на столе офиса, в портфеле или кармане пользователя;
быть быстрыми – чтобы большие объемы информации можно было бы передавать
за короткий промежуток времени, и при этом быть надежными, энергоэффектив
ными и дешевыми.
Основой всех этих систем, как известно, являются полупроводниковые микроэлектронные и оптоэлектронные устройства, которые изготавливаются по самым современным «высоким» субмикронным технологиям, в том числе и на основе многослойных полупроводниковых гетероструктур.
Однако, если первое требование – компактность систем – в основном обеспечивается возможностями технологии изготовления используемых в их составе
микроэлектронных устройств, то такие параметры, как производительность, энергопотребление, надежность и устойчивость к воздействию различных дестабили
зирующих факторов (температуры, излучений, статического электричества и др.),
и даже цена изделия в основном определяются схемотехническими решениями,
принятыми разработчиками этих микро и оптоэлектронных устройств на этапесхемотехнического проектирования изделия (микросхемы, оптоэлектронные при
боры).
За рубежом – в США, Японии, Китае, Германии и других индустриально развитых странах – этой проблеме уделяется большое внимание, ежегодно издаются
десятки книг, публикуются сотни научных статей, проводятся десятки научных
симпозиумов и конференций в России и Белоруссии, ведущих микроэлектронных странах на территории бывшего СССР, имеются десятки крупных и сотни
небольших микроэлектронных дизайн центров, в крупнейших ВУЗах ведется под
готовка специалистов, аспирантов и магистрантов по таким современным специальностям, как «Электроника и микроэлектроника», «Проектирование и технология электронных средств», «Электронное приборостроение», «Автоматика и
управление» и др.
К сожалению, в настоящее время, несмотря на большой объем существую
щей периодической, научной и научно технической литературы по вопросам проектирования микросхем и методам их применения в составе современных микроэлектронных изделий, подобное издание, систематизирующее лучшие отечественные и зарубежные технические решения в области микроэлектронной схемотех
ники, отсутствует на отечественном книжном рынке, а имеющиеся переводные
издания написаны десятки лет назад и не отражают в своем большинстве современное состояние проблемы. В представленной книге предлагается большой на
бор апробированных схемотехнических решений базовых элементов для реализации требований, предъявляемых к современным сложнофункциональным и
надежным микроэлектронным устройствам и системам.
Несомненным достоинством книги является факт, что авторам удалось с привлечением минимума математических выкладок на большом количестве детально
разбираемых примеров, в том числе и реализованных самими авторами, изложить
важнейшие этапы схемотехнического проектирования современных цифровых
микросхем и устройств на их основе. Изложение теоретического материала сопровождается конкретными схемотехническими решениями базовых элементов, которые могут непосредственно использоваться читателями в их практической деятельности.
Книга написана простым и понятным языком и, несомненно, найдет призна
ние как у специалистов по разработке и применению современных микроэлектронных устройств, так и у многочисленной аудитории студентов, магистрантов и
преподавателей технических ВУЗов, поскольку издания по представленному профилю являются достаточно редкими и весьма востребованными как в отечественной печати, так и за рубежом.
Большой иллюстративный материал существенно облегчает усвоение материала и может служить практическим пособием при решении читателями конкретных частных задач.
Предисловие
Предлагаемая вниманию читателя книга ориентирована на широкий круг инженерно технических работников, ученых, студентов и аспирантов, специализирующихся в области разработки, организации производства и эксплуатации
радиоэлектронной бытовой, промышленной и специальной техники, информационно коммуникационных, телекоммуникационных и навигационных применений, использующих современные микроэлектронные устройства.
Эта книга устраняет ряд очевидных для специалистов пробелов в большом
объеме существующей научной и научно технической литературы по вопросам
анализа особенностей работы, методам проектирования и основам практического применения цифровых микросхем в составе современных микроэлектронных
устройств и предлагает большой набор эффективных схемотехнических решений
базовых элементов для реализации требований, предъявляемых к таким сложнофункциональным, высокопроизводительным и надежным микроэлектронным
устройствам.
Как известно, процесс создания любой цифровой микросхемы состоит из двух
основных взаимосвязанных этапов: логического проектирования, в ходе которого определяется логическая организация (архитектура), система команд, структу
ра устройств управления и обработки данных, включая временную диаграмму работы, и схемотехнического проектирования, включающего в себя совокупность
задач выбора технологического базиса, преобразования логических схем в электрические схемы на транзисторном уровне, выбора схемотехнических решений
базовых элементов, способов синхронизации, цепей питания, устройств защиты
от внешних и внутренних помех, зарядов статического электричества и т.д.
Если методология и пути решения задач этапа логического проектирования
достаточно широко рассмотрены в многочисленных зарубежных и отечественных
изданиях, то с этапом схемотехнического проектирования, к сожалению, дело
обстоит иначе.
Так, в литературе детально рассмотрены методы построения различных функциональных узлов комбинационного (дешифраторы, мультиплексоры, демультиплексоры, сумматоры, умножители и др.) и последовательного типа – автоматы с памятью (триггерные устройства, регистры, счетчики и др.), рассмотрены
различные методики и средства их автоматизированного проектирования.
При этом эти узлы и блоки представляются на уровне «квадратиков», описываемых на языке булевой алгебры («И», «НЕ», «И НЕ», «ИЛИ НЕ» и т.п.) или в виде
условно графических обозначений (D триггер, R S триггер, DV триггер и т.п.).
Эта процедура является обязательным и неотъемлемым начальным этапом
сквозного процесса проектирования любого микроэлектронного устройства. Однако как разработчик, так и пользователь микроэлектронного устройства должны понимать, что находится «внутри» этих блоков и узлов. Разработчику это не
обходимо, чтобы путем выбора соответствующих элементов (транзисторов) и их
связей обеспечить требуемые значения электрических и динамических параметров проектируемого устройства. Специалисту по эксплуатации этого микроэлектронного устройства необходимо знать «начинку» этих блоков, чтобы понимать
особенности функционирования конкретного микроэлектронного устройства в
различных режимах его эксплуатации.
Ведь даже структура такого простейшего «кирпичика» – устройства внутренней памяти микросхемы, D триггера, может быть реализована десятками различных схемотехнических вариантов соединений между собой составляющих его
транзисторов. А современный студент должен ясно понимать, как из этого синтезированного блока (набора «квадратиков») «получается» топология соответству
ющего участка полупроводникового кристалла микросхемы, где размещение транзисторов на поверхности кристалла за счет организации соответствующих связей
и межсоединений этих транзисторов между собой и с другими блоками позволяет
реализовать заданный алгоритм функционирования блока (узла).
В предлагаемой книге и решается такая задача – для основных базовых блоков современных микроэлектронных устройств приводятся многочисленные примеры их схемотехнической реализации на уровне транзисторов и их взаимосвязей. Показано, например, что тот же простейший D триггер в зависимости от его
схемотехнической реализации будет обеспечивать различные численные значения быстродействия, нагрузочной способности, помехоустойчивости, мощности
потребления и т.д.
Дополнительной особенностью книги является детальное описание различного рода устройств (элементов) согласования – входных и выходных, которые
обеспечивают электрическое и временное согласование при работе микросхемы
в проектируемом устройстве, а также приведенные методы и схемотехнические
решения всегда актуальной проблемы снижения энергопотребления современных микросхем.
Побудительным мотивом авторов к написанию данной книги явилось желание
помочь широкому кругу студентов, преподавателей, инженеров, специализирую
щихся в области проектирования и эксплуатации различных микроэлектронных
устройств, понять физические механизмы протекания процессов, происходящих
внутри этих «кирпичиков», из которых строятся современные микросхемы. Ведь
именно схемотехнические решения базовых элементов микросхем определяют численные значения электрических, статических и динамических характеристик, по
требляемой мощности, быстродействия, помехоустойчивости, площади кристалла
микросхемы. В этой связи необходимо отметить ряд основных «классических» из
даний по данной тематике, написанных много лет назад, но которые до сих пор
можно увидеть на рабочих местах инженеров по электронике.
Наиболее близкое и широко известное издание, монография «Искусство схемотехники» – классический учебник по цифровой и аналоговой схемотехнике,
была написана американскими учеными практиками Paul Harowitz из Harvard
University и Winfield Hill из Rowland Institute for Science, Cambridge, Massachusetts,
первое английское издание (Cambridge University Press) вышло в 1980 г. тиражом
50 тыс. экз. и сразу же стало библиографической редкостью, последнее (10 е) из
дание вышло в 2009 г.
Этот ажиотаж вокруг книги американских специалистов и ее популярность
среди широкого круга читателей объясняются, с одной стороны, широтой охвата
предметной области – основ конструирования радиоэлектронных схем, обшир
ной справочной информацией по элементной базе («кирпичикам», из которых
состояли радиоэлектронные устройства) на момент написания книги, ас другой
стороны, тем, что, в отличие от классических учебников с изобилием математи
ческих выкладок и физических формул, авторы простым языком, на большом количестве практических примеров, изложили все основные (на то время) аспекты
конструирования радиоэлектронных устройств, на уровне, доступном для пони
мания даже слабоподготовленным читателям.
За свою необычайную для такого ряда изданий популярность среди студентов
и инженеров по электронике книга получила в 90 х годах прошлого века вполне
заслуженное неофициальное звание – «библия электроники».
Очевидно, что за прошедшие с момента написания этой книги более 30(!) лет
элементная база микросхем, радиоэлектронных устройств и систем, подчиняясь
известному закону Мура, изменилась принципиально. Те самые «кирпичики»,
блестяще описанные в этой «библии электроники», давно уже вошли в состав более крупных «строительных блоков» (IP блоки или «Intellectual properties»), из
которых собираются современные ИМС, БИС и СБИС, появились и новые элементы, которые раньше просто нельзя было реализовать технологически, появились базовые элементы, работающие на совершенно новых физических принципах и механизмах.
Основное достоинство предлагаемой авторами книги и заключается в деталь
ном описании принципов работы и правил применения этих современных базо
вых элементов в составе микроэлектронных устройств. Например, элементов, реализованных по современной биполярно полевой технологии (БиКМОП или
BiCMOS) на момент выхода последнего англоязычного издания, просто не было,
то же самое можно сказать и о микромощной КМОП элементной базе.
До сих пор в учебных курсах многих ВУЗов также используется книга: Титце У.,
Шенк К. Полупроводниковая схемотехника: справочное руководство. Пер. с нем.
Halbleiter – Schaltungstechnik/ Под ред. А.Г. Алексенко. – М.: Мир, 1982.
В Германии эта книга выдержала более десяти изданий. В 2005 г. появилось
11 е по счету дополненное и переработанное издание этого справочного руководства.
Впервые в СССР эту книгу, написанную авторами в 1970 г., издали тиражом
80 тыс. экземпляров (а это было уже пятое доработанное немецкое издание), и
многочисленные отечественные переиздания подтвердили интерес научных сотрудников, студентов и инженеров практиков к схемотехнике радиоэлектронных
устройств, хотя в этой книге рассматриваются всего лишь структуры простейших
полупроводниковых элементов, которые сегодня практически не используются в
микроэлектронных устройствах (за исключением элементов силовой электроники, детально исследованных в этой книге).
Тем не менее, очередные русскоязычные версии этого справочного руководства до сих пор периодически выпускаются издательствами, в том числе российскими и пользуются спросом у специалистов и студентов, поскольку в продаже
отсутствуют более современные издания.
На книжных рынках США, Англии и Европы присутствует и ряд других книг,
посвященных схемотехнике современных микроэлектронных устройств, однако,
большинство из них рассматривают только отдельные составные части комплексных проблем проектирования и описания частных технологий (методы снижения
рассматриваемой мощности, повышения производительности, способы моделирования, защиты от паразитных эффектов и т.д.) применительно к конкретным тех
нологическим базисам – КМОП, биполярным, БИКМОП, КНИ (SOI) и др.
В основу книги положены материалы лекционных курсов, много лет читаемых авторами в ВУЗах и академических институтах для студентов, аспирантов,
магистрантов и преподавателей следующих специальностей: 5507002 «Электроника и микроэлектроника»; 551102 «Проектирование и технология электронных
средств»; 5515002 «Приборостроение»; 5528002 «Информатика и вычислительная
техника»; 2000003 «Электронная техника, радиотехника и связь»; 2100003 «Авто
матика и управление» и др. Использованы материалы лекций и семинаров для
иностранных студентов и специалистов, проведенных авторами в Северо Восточном институте микроэлектроники (Китай), Ханойском техническом университе
те (Вьетнам), Институте космических исследований и Исследовательском Центре Имарата (Индия).
Кроме того, использованы результаты собственных исследований, опубликованных ранее в монографиях, патентах и статьях; результаты своей практической
деятельности в области проектирования и применения микроэлектронных устройств – в качестве главных конструкторов руководили разработкой и организа
цией производства более ста типов микросхем, а также материалы из отечественных и зарубежных источников.
При работе над материалами глав 2, 3, 4, 8 существенную помощь авторам
оказали Силин А.В., Трасковский В.А., техническое оформление рукописи выполнено Гордиенко С.В.
Авторы благодарят академика РАН Красникова Г.Я., д.т.н., профессора Коноплева Б.Г. за полезные предложения по уточнению содержания и структуры
построения материала, сделанные в процессе рецензирования данной работы.
Введение
На современном этапе развития микроэлектронных интегральных устройств проблема выбора оптимальных схемотехнических решений базовых элементов микросхем (ИМС) обусловлена тем очевидным фактом, что известные ранее и ставшие уже стандартными для разработчиков микросхем предыдущих поколений
схемотехнические решения базовых элементов микросхем малой и средней степени интеграции оказались неэффективными для реализации новых требований,
предъявляемых к сложнофункциональным, высокопроизводительным и надежным большим интегральным схемам (БИС). Перед разработчиком всегда встает и
ряд практических вопросов – какие технические средства адекватны поставленной задаче, на что следует обратить особое внимание при проектировании отдельных узлов микросхемы, как лучше организовать, синхронизировать совместную
работу в составе ИМС комбинационных схем, триггеров и базовых логических
элементов, как защитить ИМС от перенапряжений, статического электричества,
как обеспечить надежное электрическое и временное согласование работы базовых элементов (триггеров, регистров, сумматоров) в составе ИМС и различных
ИМС между собой (особенно в случае различного конструктивно технологического базиса их реализации) и т.п. Очевидно, что для ответа на эти вопросы понимание
работы базовых элементов, узлов и блоков ИМС только на логическом уровне «черного ящика», чему посвящено абсолютное большинство монографий, справоч
ников и учебных пособий является необходимым, но далеко не достаточным ус
ловием проектирования современных микросхем. А решение проблем повышения
быстродействия, помехоустойчивости, надежности, устойчивости к различного рода
дестабилизирующим факторам (температура, радиация, разряды статического
электричества), уменьшения энергопотребления микросхем и устройств на их
основе в принципе невозможно без ясного понимания принципов и особеннос
тей работы базовых элементов («кирпичиков», из которых строятся современные
микросхемы), представленных на уровне электрических схем этих элементов, бло
ков и узлов. Обширнейшая литература по современной электронике, информатике
и цифровой схемотехнике не дает ответа на эти и подобные вопросы, и цель данной
книги состоит в том, чтобы по возможности восполнить этот пробел. Основное
внимание сосредоточено на описании наиболее эффективных и опробованных
на практике в составе реальных изделий вариантах схемотехнических решений
базовых элементов цифровых ИМС. Большой иллюстрированный материал схе
мотехнических решений элементов БИС существенно облегчает усвоение изло
женного материала и служит практическим пособием по выбору схемотехничес
ких решений, адекватных решаемой разработчиком задаче.
Материал книги разбит на 8 глав. В первой главе изложены в достаточно сжа
том виде, с минимально необходимым количеством формул и математических
выражений, физические основы работы полевых транзисторов.
Изучение материалов этой главы необходимо для более глубокого понимания
рассмотренного в последующих главах материала. Проведен анализ работы МОП
транзисторов с «длинным» каналом, оценено влияние подложки на характерис
тики транзистора и выведены выражения для оценки численных значений допо
рогового тока. При анализе физических процессов, происходящих в субмикрон
ном МОП транзисторе, исследовано влияние физических эффектов на величину
порогового напряжения и на величину сквозного тока.
Вторая глава посвящена вопросам проектирования микромощных КМОП БИС.
Здесь рассмотрены основные способы управления энергопотреблением микроэлек
тронных устройств, приведена классификация и дано описание основных методов
минимизации энергопотребления, используемых при проектировании КМОП БИС.
Приведен маршрут проектирования таких микросхем, дан сравнительный анализ
возможностей управления мощностью потребления на различных уровнях пред
ставления (транзистор – вентиль – архитектура – алгоритм – система). Приведен
ряд конкретных схемотехнических решений микромощных КМОП элементов.
Приведена классификация и детально рассмотрены источники и основные
физические механизмы рассеяния мощности в субмикронных КМОП структурах,
приведены выражения для расчета значений суммарной, статической и динами
ческой составляющих мощности рассеяния. Здесь же рассмотрен ряд ограничений
(физических, конструктивно технологических, системотехнических и др.), кото
рые необходимо учитывать при проектировании субмикронных микросхем.
Третья глава посвящена рассмотрению общих характеристик цифровых БИС.
Приведена классификация и описание основных элементов, из которых состоят
современные цифровые микросхемы (базовые логические элементы, входные и
выходные элементы согласования, преобразователи уровней и т.п.), перечислены
системы функциональных, электрических и динамических параметров БИС, при
ведены основные энергетические характеристики базовых логических элементов.
Здесь же рассмотрены основные паразитные элементы и паразитные эффек
ты (эффект Миллера, эффект «защелкивания», эффекты «горячих» носителей за
ряда и др.)
Приведена классификация и детально рассмотрены принципы работы типо
вых и оригинальных схем базовых логических элементов (статические, динами
ческие и квазистатические), и элементов внутренней памяти БИС (тактируемых
как уровнем, так и фронтом синхросигнала).
Рассмотрены механизмы влияния на работоспособность БИС основных дес
табилизирующих факторов (электростатических разрядов, электрических помех,
электрических перегрузок) и приведены схемотехнические и конструктивно тех
нологические решения, позволяющие исключить или уменьшить их влияние.
В четвертой главе рассмотрены вопросы схемотехники цифровых БИС на ком
плементарных МОП транзисторах. Приведена классификация и детально рас
смотрены принципы работы стандартных и оригинальных схем базовых логичес
ких элементов (статические, динамические и квазистатические), и элементов внут
ренней памяти БИС (тактируемых как уровнем, так и фронтом синхросигнала).
Рассмотрены механизмы влияния на работоспособность БИС основных дес
табилизирующих факторов (электростатических разрядов, электрических помех,
электрических перегрузок) и приведены схемотехнические и конструктивно тех
нологические решения, позволяющие исключить или уменьшить их влияние.
В пятой главе рассмотрены вопросы схемотехники цифровых БИС на бипо
лярных транзисторах, элементах классической Шоттки транзисторной логики
(STL), интегральной Шоттки логики (ISL), диодно транзисторной логики с дио
дами Шоттки, инжекционной логики (I2L). Рассмотрены все особенности эле
ментов согласования этих БИС (со стандартными ТТЛ уровнями, с повышенной
нагрузочной способностью, со встроенной памятью, с гистерезисом, с парафаз
ными выходами, с повышенной помехоустойчивостью). Отдельный параграф гла
вы посвящен схемотехническим решениям, направленным на обеспечение защиты
входных и выходных цепей от разрядов статического электричества.
Шестая глава посвящена вопросам схемотехники цифровых БИС на компле
ментарных МОП и биполярных транзисторах (БиКМОП).
Рассмотрены типовые схемотехнические решения базовых логических элемен
тов, элементов памяти, входных и выходных элементов согласования с преобра
зованием уровней сигналов, с встроенной памятью, с повышенной помехоустой
чивостью и повышенной нагрузочной способностью.
Приведены и проанализированы схемотехнические решения выходных эле
ментов БиКМОП БИС с формированием различных выходных уровней (ЭСЛ,
ТТЛ, КМОП), с встроенной памятью и схемами защиты выходных цепей БИС.
В седьмой главе рассмотрены принципы организации интерфейса в системах
передачи и обработки информации. Для проектирования современных микро
электронных устройств необходимо знать, как правильно организовать процессы
обмена данными между различными БИС в составе устройств, какие интерфейсы
необходимо использовать для обеспечения надежной работы устройств. Поэтому
здесь рассмотрены наиболее часто используемые методы организации, параметры
и типы интерфейсных шин, основные параметры, режимы работы линий связи,
типы помех в этих линиях и методы борьбы с ними. Рассмотрены также различ
ные коды, используемые для передачи помехозащищенной информации, методы
физического кодирования, коды исправления одиночных и пакетных ошибок, а
также конкретные рекомендации по эффективному кодированию передаваемых
сообщений.
Восьмая глава посвящена изучению интерфейсных БИС – их архитектуры и
схемотехнических особенностей. Рассмотрена классификация типов интерфейс
ных БИС и их базовых схемотехнических решений, приведена система основных
параметров и их типовых значений. Детально рассмотрены особенности органи
зации линий связи с помощью свитой пары для обеспечения электрического со
гласования интерфейсных микросхем с передающими и принимающими элект
ронными блоками.
Рассмотрены типовые архитектуры и схемотехнические решения наиболее
распространенных интерфейсных микросхем – шинных формирователей (драй
веры, порты ввода вывода, адаптеры, программируемые интерфейсы), микросхем
для организации последовательных каналов передачи данных, а также интерфейс
типа «токовая петля» и инфракрасный интерфейс.
На конкретных примерах наиболее массовых микросхем приемо передатчиков
интерфейса с последовательной передачей данных стандартов RS 232 и RS 485 рас
смотрены схемотехнические методы организации режима пониженного энергопот
ребления.
Глава 1
ФИЗИЧЕСКИЕ ОСНОВЫ РАБОТЫ ПОЛЕВЫХ ТРАНЗИСТОРОВ
1.1. Физические основы работы
субмикронных МОП транзисторов
Настоящая глава посвящена некоторым фундаментальным вопросам физики ра
боты КМОП полевых транзисторов с малыми геометрическими размерами, в дан
ном разделе будет показано, что многие физические явления, которые отсутству
ют в известных микроэлектронных приборах с большими проектными нормами,
проявляются только в субмикронных микросхемах и существенно влияют на прин
ципы их работы и величину потребляемой мощности. Рассмотрим как эти явления,
так и известные из литературы способы борьбы с их нежелательными проявлениями.
В этой главе мы рассмотрим классическую структуру металл окисел полупровод
ник (МОП), приведем аналитические выражения для напряжения порога включе
ния МОП транзистора, глубины области обеднения, величины заряда в инверси
онном слое и толщины слоя инверсии.
Здесь же будут рассмотрены полевые МОП транзисторы с длинным каналом,
приведем анализ влияния подложки на пороговые напряжения, рассмотрим мо
дель «подпороговой» работы полевых МОП транзисторов, которая будет исполь
зоваться для оценки подпороговых токов. Вводится важная характеристика прибо
ра, называемая подпороговым размахом. Многие явления, которые отсутствуют в
приборах с более «крупной» геометрией, имеют место в субмикронных приборах и
существенно влияют на различные аспекты их характеристик, включая такой пара
метр, как потребление мощности. В данном разделе используется физико матема
тическая модель субмикронного полевого МОП транзистора на основе снижения
порогового напряжения, обусловленная эффектом короткого канала [5]. Другие
субмикронные явления – эффекты узкого затвора, зависимость смещения подожки
и эффекты инверсионного «короткого» канала – исследуются в следующих разделах,
в том числе «подповерхностный» эффект смыкания и способы его предотвращения.
Изучение физики полевых МОП транзисторов подготовит читателя к после
дующим главам, в которых изучаются различные компоненты общего потребле
ния мощности в кристаллах КМОП СБИС.
1.1.1. Типовая структура МОП транзистора
Стабильность и надежность всех полупроводниковых приборов тесно связаны с
их поверхностными состояниями. Как известно, МОП структура (конденсатор,
управляемый напряжением и диод) является превосходным средством для иссле
18 Глава 1. Физические основы работы полевых транзисторов
дования поверхности любого полупроводника. Для начала в этой главе будут об
суждаться «идеальные» МОП диоды, а в конце раздела будут кратко рассмотрены
«неидеальные» (реальные) характеристики применительно к эффектам, связан
ным с субмикронной технологией их изготовления.
На рис. 1.1 схематично показана типовая МОП структура. Слой толщиной d
из изолирующего материала располагается между металлической пластиной и по
лупроводниковой подложкой. Для конкретизации последующих рассуждений
пусть полупроводник будет р типа. Между подложкой и металлической пласти
ной подается напряжение V. Вначале рассмотрим случай, когда V = 0. Так как мы
рассматриваем идеальный МОП диод, где разность энергий фms между работой
выхода из металла и работой выхода из полупроводника – нулевая, то будет спра
ведливо следующее широко известное выражение [1, 2]:
0,
2
= ⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
≡ − + + B
g
ms m q
E
ф ф χ ψ (1.1)
где χ – сродство электрона в полупроводнике, Еg – запрещенная зона, фm – по
тенциальный барьер между металлом и изолятором, ΨB – разность потенциала
между «внешним» уровнем Ферми ЕF и «внутренним» уровнем Ферми Еi.
Для понимания следующего материала необходимо ввести ряд определений и
пояснений:
1. Работа выхода фms обычно определяется как минимальная энергия, необхо
димая для электронов металла в системе металл вакуум для выхода в вакуум
с внутренней энергией на уровне Ферми. В системе металл полупроводник
работа выхода также может использоваться, но только с заменой диэлект
рической проницаемости свободного пространства ε0 на диэлектрическую
проницаемость среды полупроводника εS.
2. Сродство электрона в полупроводнике χ – это разница потенциалов между
электроном в вакууме и электроном на дне зоны проводимости.
3. Потенциальный барьер между металлом и изолятором фm – это разница между
работой выхода из металла и сродством электрона в полупроводнике.
Металл
d Y
X
Окисел
изолятор
Полупроводник
Рис. 1.1. Эскиз типовой МОП структуры
1.1. Физические основы работы субмикронных МОП"транзисторов 19
Поскольку в идеальном МОП транзисторе изолятор имеет бесконечное со
противление и не имеет ни подвижных носителей заряда, ни центров заряда, то
уровень Ферми в металле сравнивается с уровнем Ферми в полупроводнике.
Вследствие допущения однородности легирования уровень Ферми в металле
одинаков. Это называется состоянием «плоской зоны», так как на рис. 1.2 энерге
тической зоны уровни энергии ЕС, EV и Ei представлены в виде прямых линий.
Когда напряжение V – отрицательное, дырки в полупроводнике р типа при
тягиваются и накапливаются у поверхности полупроводникового контакта с изо
лирующим слоем. Поэтому этот процесс называют накоплением. В отсутствии
тока носители в полупроводнике находятся в состоянии равновесия и уровень
Ферми представляется в виде прямой линии. Классическая статистика Максвел
ла–Больцмана связывает равновесную концентрацию дырок с собственным уров
нем Ферми следующим простым выражением:
. ( )/
0
E E kT
i
p = n e i − P (1.2)
Металл
d
dФm
qФS
ES/2
Окисел
изолятор
Полупроводник
qΨB
qχ
EC
Ei
EF
EV
Рис. 1.2. Энергетические зоны в идеальном МОП диоде
Рис. 1.3. Изменение энергетических зон при приложении отрицательного смещения
Полупроводник
Металл
Изолятор
EC
Ei
EF
EV
Как показано на рис. 1.3, внутренний уровень Ферми имеет более высокое
значение на поверхности, чем в любой точке на глубине подложки, а энергети
ческие уровни ЕС, EV и Ei изгибаются вверх вблизи поверхности раздела «изоля
тор полупроводник». Уровень Ферми ЕF в полупроводнике теперь на –qV ниже
уровня Ферми в металлическом затворе. Когда подаваемое напряжение V поло
жительно, но мало, тогда дырки в полупроводнике р типа уходят от поверхности
и оставляют после себя отрицательно заряженные ионы акцептора. Образуется
область обеднения, простирающаяся от поверхности в глубину полупроводника.
Это и есть классическое состояние обеднения.
Кроме «отталкивания» дырок положительное напряжение притягивает к по
верхности полупроводника и электроны. Поверхность инвертируется из исход
ного р типа в n тип. Если V невелико – концентрация дырок по прежнему выше
концентрации электронов. Это состояние «слабого обеднения», и именно оно
очень важно для изучения процесса рассеяния мощности в микросхемах на поле
вых транзисторах, границы энергетических зон в этом состоянии изгибаются вниз
вблизи границы раздела поверхности «окисел изолятор» (рис. 1.4).
Рис. 1.4. Картина энергетических зон при приложении слабого положительного
смещения
Если приложенное напряжение значительно увеличивается, зоны также из
гибаются значительно, чтобы уровень на поверхности Ei пересекся с другой сто
роной уровня ЕF. Это обуславливается тенденцией носителей к занятию состоя
ний с наименьшей суммарной энергией. Кинетическая энергия электронов нуле
вая, когда они занимают состояния на дне зоны проводимости. В данном состоя
нии инверсии уровень Ei изгибается, становясь ближе к уровню ЕС, и электроны
численно превосходят количество дырок у поверхности. Плотность электронов у
поверхности по прежнему ниже, чем плотность дырок внутри полупроводника.
Когда V возрастает до такой степени, что плотность электронов на поверхно
сти nS становится больше, чем плотность дырок (NA – концентрация примеси ак
цептора) в объеме, как говорят физики, должно иметь место начало сильной ин
версии. Это состояние отображается на рис. 1.5. Как мы увидим ниже, Еi на по
верхности теперь ниже ЕF на величину энергии, равной 2фв, где фв – разность по
Металл
Окисел
изолятор
Полупроводник
EC
Ei
EF
EV
1.1. Физические основы работы субмикронных МОП"транзисторов 21
тенциалов между уровнем Ферми EF и внутренним уровнем Ферми Ei в объеме.
Величина V, необходимая для достижения сильной инверсии, называется поро
говым напряжением.
Рис. 1.5. Энергетические зоны при приложении порогового напряжения
Рассмотрим более подробно математическую модель полевого диода (МОП
диод). Эта модель известна как модель с поверхностным зарядом [1, 2]. В отличие
от более простой модели [3] на основе приближения обеднения, которая сохра
няет точность только при эффектах сильной инверсии, модель с поверхностным
зарядом остается действующей также в областях со слабой инверсией. Последние
области важны, когда рассматривается рассеиваемая мощность субмикронного
полевого КМОП транзистора.
В основу модели обычного полевого диода положено классическое уравнение
Пуассона:
∇ ⋅ D = ρ(x,y,z), (1.3)
где D – вектор электрического смещения, равный ε
sЕ при статических условиях
или низкой частоте, ε
s – электрическая проницаемость кремния, Е – вектор элек
трического поля, ρ(x,y,z) – суммарная плотность электрического заряда.
В МОП диодах электрическое поле, вызванное приложенным напряжением,
направлено перпендикулярно изолятору из SiO2. Обычно искажениями поля на
краях области пренебрегают, поэтому изменение электростатического потенциа
ла ф может учитываться только вдоль оси х, как показано на рис. 1.6. В этом слу
чае можем записать следующее выражение:
= 0.
∂
= = ∂
∂
= ∂
z
ф
E
y
ф
E y z
Поскольку в нашем случае всегда выполняется соотношение:
ρ(x) = q × [p(x) – n(x) + ND(x) – NA(x)],
Металл
Окисел
изолятор
Полупроводник
EC
Ei
EF
EV
22 Глава 1. Физические основы работы полевых транзисторов
то уравнение Пуассона (1.3) преобразуется в вид, характерный для его примене
ния в области микроэлектроники:
( ), 2
2
p p D A
S
p n N N
q
dx
d ф = − + −
ε (1.4)
где ND – это концентрация примеси донора, NA – концентрация примеси акцеп
тора, np – плотность подвижных электронов, pp – плотность подвижных дырок.
Рис. 1.6. Энергетические зоны на поверхности системы изолятор полупроводник
Изолятор
qФB
qФ
Полупроводник
EC
Ei
EF
EV
X
Индекс p служит для акцентирования того факта, что рассматривается имен
но полупроводник p типа. Две плотности носителей в точке х связываются с плот
ностью собственных носителей ni, потенциалом Ферми ФF и электростатическим
потенциалом ф(х) согласно статистике Больцмана известными уравнениями:
( ) , q(ф (x) ф )/ kT
p i
p x n e F p − = (1.5)
( ) . q(ф(x) ф ) / kT
p i
n x n e p − = (1.6)
Если потенциал Ферми фF соответствует уровню энергии Ферми EF (= –qфF), то
электростатический потенциал – это относительная физическая величина, обычно
это потенциал, который соответствует внутренним уровням энергии Ферми в объеме
Ei (x = ∞), т.е. его абсолютное значение можно записать в виде: ф(x) = ф(x) + ф(∞).
Обозначим равновесные концентрации дырок и электронов в объеме как
pp0
= pp (∞) = niexp q [фF – ф(∞)]/kT)
и np0
соответственно. Упрощая правые стороны (1.5) и (1.6), заменяя в (1.4), умно
жая обе стороны результирующего выражения на величину 2dф/dx и интегрируя
это выражение от точки в глубине объема до некоторой произвольной точки х [4],
мы получаем следующее выражение:
1.1. Физические основы работы субмикронных МОП"транзисторов 23
2 2( ( ) / ( ) / ).
2 0
2
0 0 p e n e N N dф
q
dx
dx
d ф
dx
dф
D A
qф x kT
p
qф x kT
p
S
x ф
∫∞ = ∫ ε − + − (1.7)
При повышенной температуре, как известно, в полупроводниковой структу
ре большинство доноров и акцепторов ионизированы. Так что обоснованно мо
жем полагать: pp0 ≈ NA и np0 ≈ ND = ni
2/NA. Допуская применимость классической
статистики Больцмана, выражение для np0 запишем в следующем виде:
, 2
0 0
B фB
p
ф
p i n = n e−β = p e− β
где β = kT/q.
Подставляем полученные выражения в (1.7):
.
2 1 1
( ) 2
⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
= − = − + − + − − −
−
β β β
φ
ε β
β
β
β
ф
e
e
qN e
E x
dx
dф ф
ф
ф
S
A B (1.8)
Значение потенциала электрического поля на поверхности ЕS может вычис
ляться путем замены значения ф на значение потенциала на поверхности фS. Для
определения величин суммарных зарядов в полупроводнике QS используем закон
Гаусса и получим:
1 ( 1).
= = − 2 − + − + −2 − −
S
ф ф
S
S A ф
S S S e ф e e ф
q N
Q E S β B S β
β
ε ε β β β
(1.9)
Так как в нашем случае ф(x = ∞) = 0, то часть приложенного напряжения V
появляется на изоляторе, а оставшееся напряжение появляется на полупровод
нике, что можно описать выражением:
, S
i
S
S
i
S
i S ф
Q d
ф
C
Q
V = ф + ф = + = +
ε (1.9a)
где Сi – емкость изолятора; ε
i – диэлектрическая проницаемость этого изолятора;
d – толщина изолятора.
В состоянии сильного смещения величина фS = 2фB, и поэтому будет справед
ливо следующее выражение:
2 , B
i
S
T ф
Q d
V = × +
ε (1.10)
Или, подставляя в это выражение полученные значения из (1.9) и (1.9а), мо
жем записать следующее выражение:
(1 ) 2 .
2 2
B
ф
S A B
i
T q N ф e ф
d
V = ε − − β B +
ε (1.11)
24 Глава 1. Физические основы работы полевых транзисторов
Конечно, сделанные допущения для вывода выражения для порогового на
пряжения во многом являются идеализированными. В частности, разница рабо
ты выхода фmS в реальных микросхемах никогда не равна нулю, и заряды могут
присутствовать и в изоляторе, и на границе «изолятор полупроводник». После
дний случай обычно включает подвижные заряды ионов, фиксированные заряды
окислов, заряды ловушек на границе раздела и заряды ловушек окислов.
Пусть QT будет эффективный «чистый» заряд на единицу площади. Тогда сум
марное напряжение, необходимое для устранения эффекта разницы ненулевой
работы выхода и присутствия зарядов, называется напряжением плоской зоны
(VFB), и его величина может быть определена из следующего выражения:
.
i
T
FB mS
Q d
V
ε
=φ − (1.12)
Выражение для определения величины напряжения VT, которое должно при
лагаться для достижения эффекта сильной инверсии, должно включать также на
пряжение плоской зоны (VFB). Поэтому итоговое выражение для оценки величи
ны VT можно записать в следующем виде:
(1 ) 2 .
2 2
B
ф
S A B
i
T FB q N ф e ф
d
V = V + ε − − β B +
ε (1.13)
1.1.2. Глубина области обеднения
Обычно МОП структура находится в состоянии обеднения, когда прикладывает
ся слабое положительное напряжение смещения V между металлической пласти
ной и объемом полупроводника. Состояние инверсии существует, когда величи
на напряжения V достаточно велика, чтобы притягивать достаточное количество
неосновных носителей (электронов) на поверхность, так что их плотность начина
ет превышать плотность свободных дырок в объеме. При анализе обычно допуска
ется, что область полупроводника однородно легирована, а также используются еще
два дополнительных упрощающих допущения. Допущение об обеднении позво
ляет относиться к области обеднения как полностью лишенной подвижных заря
дов. Допускается, что в состоянии инверсии притянутые неосновные носители
находятся в очень тонком слое инверсии вблизи поверхности полупроводника.
Допущение об одностороннем резком переходе позволяет считать, что концент
рация носителей резко меняется до своей собственной величины на расстоянии
W под поверхностью, где W – это глубина области обеднения. Экспоненциальная
зависимость (как это мы увидим далее) между суммарным зарядом в полупровод
нике QS и d требует незначительного увеличения d с целью уравновешивания уве
личенного заряда на металле, когда V увеличивается за пределы состояния сильной
инверсии. Поэтому допускается, что d достигает своего максимального значения
Wm и далее не увеличивается. Аналогично, потенциал на поверхности фS не уве
личивается выше 2фB [5].
С учетом этих допущений мы начинаем снова с классического уравнения Пу
ассона:
( ). 2
2
p p D A
S
p n N N
q
dx
d ф = − + −
ε
Вышеприведенные допущения и тот факт, что в полупроводнике p типа кон
центрация ND = 0, позволяют упростить это выражение следующим образом:
.
0
0
2
2
x d
x d
qN
dx
d ф S
A
≥
≤ <
⎪ ⎪
⎩
⎪ ⎪
⎨
⎧
=
ε
(1.14)
Дважды интегрируя это выражение и применяя следующие граничные усло
вия: ф(х = 0) = фS и ф(х = W) =0, получаем:
( ) 1 .
2
⎟⎠
⎞
⎜⎝
⎛
= −
W
x
ф x фS (1.15)
Таким образом, можем записать уравнение:
.
1
2 2
S
A
S
qN
W
ф
ε
=
Разрешая это уравнение относительно параметра W, получим:
.
2
A
S S
qN
ф
W
= ε (1.16)
Принимаем во внимание, что когда W = Wm, то фS = 2фB. Поэтому выражение
(1.16) примет следующий вид:
.
4
A
B S
m qN
ф
W
= ε (1.17)
Это выражение уже можно использовать в практических расчетах численных
значений глубины области обеднения при выборе конкретных параметров конст
рукций проектируемых микросхем.
1.1.3. Определение величины заряда в слое инверсии
В предыдущем разделе было показано, что QS, суммарный заряд в полупроводнике,
зависит от параметров МОП структуры в соответствии со следующим выражением:
26 Глава 1. Физические основы работы полевых транзисторов
1 ( 1).
= = − 2 − + − + −2 − −
S
ф ф
S
S A ф
S S S e ф e e ф
q N
Q E S β B S β
β
ε ε β β β
(1.18)
В этом разделе попробуем определить выражения для оценки величины заря
да в области обеднения, вызванного ионизованными атомами, остающимися после
ухода дырок за счет положительного потенциала металла, а также заряда в слое
инверсии [5]. Инверсия поверхности полупроводника не начинается до тех пор,
пока значение фS не станет больше или равно фB. Для диапазона концентраций
легирующей примеси, обычно используемого в МОП транзисторах, и для рас
сматриваемых диапазонов температур 9 ≤ βфB ≤ 16. Другие слагаемые в выраже
нии (1.18) незначительны в сравнении со вторым и четвертым слагаемыми и мо
гут быть отброшены. Таким образом, выражение для QS может быть записано в
следующем виде:
.
2 (фS 2фВ )
S
S A
S ф e
q N
Q = β + β −
β
ε
(1.19)
Как следует из (1.19), заряд на единицу площади в полупроводнике QS равен
сумме величины заряда на единицу площади в инверсном слое Qi и величины за
ряда на единицу площади в области обеднения Qd. Заряд в области обеднения выз
ван атомами акцептора, использующими дополнительный электрон для заполне
ния ковалентных связей. Поэтому можем записать:
2 . d A S A S Q = qN W = qε N ф (1.20)
Из 1.19 и 1.20 получаем следующее выражение:
2 .
( 2 )
⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
= − = + −
−
S
ф ф
S
i S d S A ф
ф e
Q Q Q q N
S B
β
ε β
β
(1.21)
Мы отмечали выше, что в требуемом диапазоне значений температур
exp(–βфS)<< 1< βϕS. Тогда, при слабой инверсии, когда фS < 2фB, βфS > exp(β(фS – 2фB)
и используя первые два члена в разложении в ряд Тейлора в окрестности
exp(β(фS – 2фB) = 0, получим следующее уравнение:
.
2
( S 2 B ) 1 (фS 2фB )
S
S
ф ф
S e
ф
ф + eβ − = ф + β −
β
β β (1.22)
Откуда, подставляя в (1.13), получаем:
.
2
2 (фS 2фB )
S
S A
i e
ф
q N
Q = β −
β
ε
(1.23)
1.1.4. Оценка толщины инверсионного слоя
Рассмотрим выражения для оценки толщины инверсионного слоя при условии
(допущении), что плотность заряда в слое инверсии значительно выше, чем плот
ность заряда ионов в объеме и что слой инверсии очень тонкий. Таким образом,
∂Ex/∂x в слое инверсии значительно больше, чем в объеме. Здесь ∂Ex/∂x может
аппроксимироваться путем рассмотрения значения электрического поля на ниж
нем крае слоя инверсии как близкого к нулю (рис. 1.7).
Концентрация электронов в некоторой точке в полупроводнике экспоненци
ально зависит от потенциала с константой экспоненты, равной β = kT/q. Это пред
полагает, что основная часть заряда содержится в пределах расстояния от поверх
ности, на котором ф падает на kT/q.
Для иллюстрации в точке, где потенциал падает на kT/q ниже фS, плотность
электронов будет спадать до 1/е = 0,37 от его значения при x = 0. Затем мы можем
аппроксимировать ti этим расстоянием. Более того, если электрическое поле в слое
инверсии аппроксимируется отношением разности потенциалов на этом слое (≈β)
и его толщиной ti,
i
S t
E ≈ β (1.24)
или
.
S
i E
t
≈ β (1.25)
Так как при слабой инверсии фS < 2фB, то выражение (1.19) для QS можно даль
ше упростить, считая exp(β(фS – 2фB) пренебрежимо малым в сравнении с 2фS, то
.
2 A S
S
S
S
S
i E Q qN
t
φ
≈ β ≈ βε ≈ β ε (1.26)
Ex
ti Wm X
Рис. 1.7. Изменение вертикального электрического поля Ex
1.2. Анализ работы МОП транзистора
с длинным каналом
1.2.1. Анализ влияния подложки на работу МОП транзистора
При анализе работы МОП транзистора с субмикронными размерами в предыду
щем разделе предполагалось, что подложка или объемный электрод находятся под
нулевым потенциалом и напряжения на электродах измеряются относительно
этого нулевого потенциала. Когда МОП транзисторы работают в реальных мик
росхемах, напряжения на выводах выражаются относительно вывода истока, и
объемный электрод может находиться под «ненулевым» потенциалом относительно
истока. Так как VGS = VGB – VBS , когда объем находится под нулевым потенциалом,
равно фS, величина VGS становится равной фS + VBS относительно вывода истока.
Если анализ в предыдущем разделе проводился при потенциалах, измеренных
относительно вывода истока, то в нашем случае (длинного канала) правая сторо
на уравнения (1.13) будет иметь вид [5]:
2 (2 )(1 ) 2 . 2
В BS
ф V
S A B BS
i
FB q N ф V e ф V
d
V + + − B BS + + − β − ε
ε (1.27)
В частности, относительно вывода истока выражение для VT можно записать в
следующем виде:
2 (2 )(1 ) 2 . 2
В
ф V
S A B BS
i
T FB q N ф V e ф
d
V = V + + − B BS + − β − ε
ε (1.28)
Величина значения VT, полученного из вышеупомянутого уравнения, будет
больше, чем значение, полученное из уравнения (1.13). Это увеличение VT при
ненулевом напряжении смещения объема VT, называется смещением подложки.
1.2.2. Выражения для оценки значения допорогового тока
В n канальных МОП транзисторах, когда напряжение между затвором и исто
ком VGS меньше, чем величина напряжения порога VT, имеет место состояние, на
зываемое «слабым обеднением», аналогичное обсуждаемому выше для диодной
МОП структуры. При этом концентрация неосновных носителей в канале неве
лика, но не равна нулю. На рис. 1.8 показан характер изменения концентрации
неосновных носителей по длине канала.
Предположим, что исток n канального полевого МОП транзистора заземлен,
VGS < VT и напряжение сток исток |VDS| ≥ 0,1 В. При этом состоянии слабой инвер
сии значение VDS падает почти полностью на обратно смещенном p n переходе (под
ложка сток). В результе изменение электрического потенциала фS вдоль канала (по
оси у) на поверхности полупроводника невелико. Составляющая Еу вектора электри
ческого поля Е, равного ∂ф/∂у, также невелика. При малом числе подвижных носи
телей и слабом продольном электрическом поле дрейфовая составляющая подпо
рогового тока стока истока ID,st пренебрежимо мала. Кроме этого, длинный канал
также позволяет считать, что градиент электрического поля вдоль канала невелик.
1.2. Анализ работы МОП"транзистора с длинным каналом 29
Зависимость концентрации неосновных носителей np от величины поверхно
стного потенциала в глубине объема имеет следующий вид:
S .
2
ф
A
i
p e
N
n
n = β (1.29)
Из за экспоненциальной зависимости концентрации неосновных носителей
np от поверхностного потенциала фS значение дифференциала ∂np(y)/∂у может быть
относительно большим. Так как диффузионный ток пропорционален градиенту
концентрации носителей, то диффузия носителей создает значительный ток ID,st.
Диффузионный ток характеризуется следующим выражением:
,
( ) ( ) ( )
y
Q y
ZD
y
n y
Zt qD
y
n y
I AJ AqD i
diffusion diffusion n i n n ∂
= ∂
∂
= ∂
∂
= = ∂ (1.30)
где A – площадь поперечного сечения канала, Dn – коэффициент диффузии элек
тронов, Z – ширина канала, ti – глубина слоя инверсии, Qi – заряд на единицу
площади в инверсионном слое, равный tiqn(y).
Равновесная концентрация электронов характеризуется выражением:
( / )exp( ). S
n n2 N q ф p i A = β
Выражение для оценки величины заряда в слое инверсии при состоянии сла
бой инверсии можно записать следующим образом:
.
2
( ) S
2
S
q ф
A
i
A
S
i i e
N
n
qN ф
Q qt n y q β β ε
= ≈ (1.31)
Если ni
2 в правой части вышеприведенного уравнения заменить на его при
близительное значение, выраженное как NA
2exp(–2qβфB), то мы увидим, что вы
шеприведенное выражение – это то же самое, что выведено ранее для величины
заряда Qi:
Z
Рис. 1.8. Характер изменения концентрации носителей в канале МОП транзисто
ра при смещении в режиме слабой инверсии
30 Глава 1. Физические основы работы полевых транзисторов
.
2
2 ( 2 )
S
S A фS фB
i e
ф
q N
Q − = β
β
ε
(1.31а)
Чем полевой МОП транзистор отличается от МОП диода , так это наличием
градиента потенциала вдоль оси у. При заземленном истоке (например, VSB = 0)
плотность электронов на конце истока канала задается вышеприведенным выра
жением при фS(у), замененным на фS(у = 0). На конце стока канала должен учи
тываться уровень напряжения VDS. Тогда выражения для оценки численного зна
чения величины заряда можем записать в следующем виде [5]:
[ ]
.
2 ( 0)
( )
2 ( 0)
( 0)
( 0)
2
S
( 0)
2
S
S
S
⎪ ⎪ ⎪
⎩
⎪ ⎪ ⎪
⎨
⎧
=
= =
=
= =
= −
=
q ф y VDS
A
i
A
S
i
q ф y
A
i
A
S
i
e
N
n
qN ф y
Q y L q
e
N
n
qN ф y
Q y q
β
β
β ε
β ε
(1.31б)
При температурах, выше, чем комнатная температура, значение члена exp(–VDS/β)
будет меньше, чем exp(–4). Пренебрегая этим членом, можно представить харак
тер изменения (градиент) концентрации электронов вдоль канала следующим об
разом:
.
( ) ( ) ( 0) ( 0)
L
Q y
L
Q y L Q y
y
Q y i i i i ≈ = − = = =
∂
∂
(1.31в)
Таким образом, получаем требуемое итоговое выражение для расчета числен
ного значения величины допорогового тока в следующем виде:
.
2 ( 0)
( ) ( 0)
2
S
.
S =
=
=
∂
= ∂ q ф y
A
i
A
i n S
D st n e
N
n
L qN ф y
qD Z
y
Q y
I D Z β β ε
(1.31г)
Из этого выражения видно, что в МОП транзисторах с длинным каналом до
пороговый ток стока истока остается не зависящим от величины напряжения ис
ток сток. Так как фS(у = 0) меняется экспоненциально при приложении напряже
ния к затвору [3], то же происходит с током сток исток. Независимость ID,st от VDS
прекращается в МОП транзисторах при L, равной 2 мкм, при VDS достаточно боль
шом, чтобы области обеднения истока и стока слились. Этот известный эффект
короткого канала называется сквозным пробоем. Режим сквозного пробоя при кон
струировании БИС должен предотвращаться, так как он вызывает независимость
ID,st от F. Это обычно значит, что ток сквозного пробоя должен поддерживаться ниже,
чем значение ID,st для длинного канала. Ниже будут рассмотрены методы использо
вания имплантирующей примеси для управления током сквозного пробоя.
Для конструирования надежных МОП БИС необходимо знать и использовать
еще одну важную «допороговую» характеристику.
Характеристика крутизны наклона зависимости log(ID,st) от VGS называется до"
пороговым размахом (subthreshold swing). Для однородно легированного МОП по
левого транзистора эта характеристика определяется следующим выражением:
2.3 1 2.3 1 ,
ln
log
1
⎟ ⎟
⎠
⎞
⎜ ⎜
⎝
⎛
+ = ⎟
⎟
⎠
⎞
⎜ ⎜
⎝
⎛
+ = ⎟
⎟
⎠
⎞
⎜ ⎜
⎝
⎛
=
−
W
d
C
C
dV
d I
S
i
S
ax
d
GS
D
St ε
β β ε (1.32)
где Cd – емкость слоя обеднения затвора, Ci – емкость слоя изолятора, εS – ди
электрическая проницаемость изолятора, d – толщина изолятора, W – толщина
обедненного слоя.
Член SSt показывает, как быстро ток стока прибора может прекращаться, ког
да величина VGS снижается ниже VT. Так как размеры микросхемы и величина на
пряжения питания постоянно снижаются для улучшения технико экономичес
ких характеристик, снижения мощности и повышения надежности, эта характе
ристика становится серьезным ограничением минимально допустимого напря
жения, которое можно использовать для питания БИС.
Параметр Sst измеряется в милливольтах на декаду. Для случая ограничения d → 0
и при комнатной температуре величина SSt ≈ 60 мВ/декаду. На практике величина SSt
для типового субмикронного КМОП транзистора составляет обычно 100 мВ/декаду.
Это вызвано «ненулевой» толщиной окисла и другими отклонениями от идеальных
условий. Значение параметра Sst в 100 мВ/декаду снижает величину ID,st со значения
1 мкА/мкм при VGS = VT = 0,6 В до 1 пА/мкм при VGS = 0 В.
Можно отметить, что значение Sst можно сделать еще меньше путем исполь
зования более тонкого слоя окисла (изолятора) для снижения d или использо
вания более низкой концентрации легирующей примеси (что приводит к более
высокому W). Изменение рабочих условий, а именно: снижение температуры
или смещение напряжения подложки также вызывает снижение значения кру
тизны Sst.
1.3. Анализ физических процессов,
происходящих в субмикронном МОП транзисторе
Как известно, с момента изобретения первых интегральных схем количество эле
ментов на кристалле и их быстродействие продолжали расти по экспоненциаль
ному закону. При этом численные значения параметров –L и Z – становились все
меньше и меньше. Задача повышения быстродействия приборов также требовала
уменьшения размеров параметров L и d для каждого поколения. Последнее свя
зано с необходимостью увеличения величины ID,st (тока стока) в состоянии насы
щения прибора, чтобы паразитные емкости могли заряжаться и разряжаться бы
стрее.
Когда были изготовлены первые ИС, включающие МОП транзисторы с дли
ной затвора L ≤ 2 мкм, наблюдались новые эффекты в работе приборов, которые
нельзя было объяснить с использованием общепризнанных теорий приборов с
длинными каналами. Более интересно для нас то, что пороговое напряжение VT и
подпороговый ток ID,st, предсказанные при анализе в предыдущих разделах, не
согласуются с наблюдаемыми значениями для случаев L ≤ 2 мкм [5]. Здесь ожида
лось, что VT не зависит от L, Z и VDS, но оно снижается при снижении L, меняется
с Z и снижается при увеличении напряжения сток исток VDS. Также видно, что VT
растет менее быстро с VВS, чем в случае более длинных каналов. В случае приборов
с L > 2 мкм ID,st не зависит от VDS и линейно растет при снижении L. Также, ID,st
растет с ростом VDS и растет более быстро, нежели линейно при снижении L для
случаев L ≤ 2 мкм.
Далее мы рассмотрим эффекты, которые обуславливают эти различия в рабо
те полевых МОП приборов при более малых (субмикронных) размерах. В боль
шинстве случаев невозможно установить аналитическую связь между физичес
кими характеристиками прибора и выходными электрическими параметрами этого
прибора. Общепризнанные теории пытаются дать количественное объяснение или
полагаются на числовой анализ в частных случаях.
1.3.1. Анализ физических эффектов, влияющих на пороговое
напряжение МОП транзистора
Величина VT, которая уменьшается при снижении L, изменяется с изменением Z
и снижается при увеличении напряжения сток исток VDS. В этом разделе деталь
но рассмотрим влияние эффекта короткого канала, эффекта «узкого» затвора и
так называемые обратные эффекты короткого канала и их влияние на величину
напряжения порога МОП транзистора.
Эффект короткого канала. Проблема снижения величины VT при уменьшении
значений L и увеличении VDS заслуживает отдельного рассмотрения. Полевые тран
зисторы в КМОП схемах обычно работают в «усовершенствованном» режиме –
при 0,6 В ≤ VT ≤ 0,8 В, когда даже небольшое снижение VT вызывает избыточные
токи утечки. Кроме того, значения VT в диапазоне от 0,6 до 0,8 В в МОП приборах
со слаболегированными подложками могут обеспечиваться только путем исполь
зования легирующих примесей (ионная имплантация) с настройкой VT для дос
тижения требуемой концентрации легирования. Для компенсации эффектов ко
роткого канала может потребоваться даже более высокая концентрация примеси
для компенсации соответствующего снижения VT, что, однако, может неблагоп
риятно влиять на подвижность носителей, допороговый ток и другие характерис
тики прибора.
Значения параметра VT, полученные из анализа и расчета по выражениям, при
веденным в предшествующем разделе, могут не согласовываться с эксперимен
тальными данными при L ≤ 2 мкм. Упрощающие допущения, сделанные в работе
[5] для упрощения анализа, предполагали, что пространственный заряд под зат
вором не зависит от VDS. Когда канал относительно длинный, области обеднения
«сток подложка» и «подложка исток» составляют только малую часть общего рас
стояния между областями стока и истока. Когда L того же порядка, что и ширина
области обеднения «сток подложка» или «подложка исток», наличие заряда ионов
в этих обедненных областях уже может способствовать снижению величины за
ряда, который необходим для вхождения в область инверсии. В результате оказы
вается, что более малое значение VGS может быть достаточным для включения тран
1.3. Анализ физических процессов, происходящих в субмикронном 33
МОП"транзисторе
зистора. Область обеднения стока расширяется далее в подложку, делая напряже
ние включения еще меньше, когда увеличивается обратное смещение на перехо
де «сток подложка».
Для исследования механизма влияния VDS на величину пространственного за
ряда под затвором необходимо решить уравнение Пуассона в двухмерной форме.
Точное решение двухмерного уравнения Пуассона исследователи обычно полу
чали только в численном выражении. Для аналитического решения уравнения
Пуассона предлагались различные упрощения. Одно из первых известных уп
рощений, модель с разделением заряда [5], рассматривало заряд в канале как раз
деленный между истоком, стоком и затвором. С учетом допущения, что заряд,
управляемый затвором, лежит в пределах трапециидальной области, уравнение
Пуассона упрощается до одномерной формы и успешно решается для получения
численного значения величины смещения напряжения порога. Однако эта про
стая модель не дает хорошего количественного соответствия с экспериментально
наблюдаемыми величинами.
Снижение барьера, вызванного влиянием процессов, связанных со стоком
(DIBL), является основой для ряда наиболее сложных моделей описания сдвига
напряжения порога. В их основе лежит механизм снижения напряжения порога
из за влияния зарядов, формируемых в области обеднения на потенциальном энер
гетическом барьере между истоком и каналом на поверхности полупроводника.
В одной из таких моделей на основе метода DIBL [6] двумерное уравнение Пуас
сона сводится к одномерной форме путем аппроксимации члена ∂2ф/∂x2 как кон
станты. Эта и другие модели на основе DIBL позволяют обеспечить хорошее со
гласование расчетных данных с измеренными данными для значений L до 0,8 мкм
и значений напряжения VDS до 3 В.
Последняя модель [7] достаточно точно предсказывает численные значения
сдвига напряжения порога при коротком канале ΔVT sc даже для приборов с длиной
канала меньше 0,5 мкм. В основу этой модели положен квази двухмерный подход
для разрешения двухмерного уравнения Пуассона. Комплексный вектор электри
ческого поля Е содержит горизонтальную компоненту Еу и вертикальную компо
ненту Ех, причем член Еу характеризует поле в стоке, которое имеет только горизон
тальную компоненту. Аналогично, компонента Ех является единственной компо
нентой поля, обусловленной зарядом на затворе. Здесь Еу меняется по у, но не по х;
Ех допускает свое максимальное значение на конце канала в области истока и затем
уменьшается по у до минимального значения на конце стока. Аналогично, Ех (х,у)
характеризует значение на поверхности изолятора , задаваемое величиной Ех (0,у),
и изменяется до нуля на нижнем крае области обеднения, т.е. Ех (W,у) = 0. Допуска
ется, что ∂Ех/∂x в каждой точке (х,у) может заменяться на среднее значение от его
величины в (0,у) и в (W,у), задаваемое следующим выражением:
.
(0, ) ( , ) (0, )
W
E y
W
E y E W y
x
E x ≈ x − x = x
∂
∂
(1.33)
Из условия неразрывности вектора электрического смещения можно сфор
мулировать два следующих выражения:
34 Глава 1. Физические основы работы полевых транзисторов
E (0, y) E (y), ox
S
ox
x ε
= ε (1.34)
( ) .
( ) S
d
V V ф y
E y T FB
ox
= − − (1.35)
Принимая при аппроксимации, что заряд в области обеднения – это заряд
ионов, то есть ρ(х,у) = qNA, и заменяя соответствующие члены уравнения Пуассо
на, можно записать его в следующем виде:
( ).
,
S
x y
y
E
x
E
ε
= − ρ
∂
+ ∂
∂
∂
(1.36)
Отсюда мы получаем простое выражение:
( ) ( ) S ,
A m
T FB S m y
i qN W
y
W E y
d
V V ф y =
∂
∂
− − +
η
ε ε (1.37)
где η – эмпирически получаемый коэффициент.
При возникновении эффекта сильной инверсии W = Wm выражение преобра
зуется в следующий вид:
( ) ( ) S .
2
S
2
A m
T FB
i
S m qN W
d
V V ф y
y
W ф y + − − =
∂
∂ ε
η
ε
(1.38)
При граничных условиях фS(0) = Vbi и фS(L) = Vbi + VDS получаем следующее
решение фS (у) для вышеприведенного уравнения:
( ) ( ) ( )
( )( ) ([ ])
( ) ,
sin /
sin /
sin /
sin /
S h L l
h L y l
V V
h L l
h y l
ф y V V V V SL bi DS SL bi SL
= + + − + − − (1.39)
где VSL, VGS, VDS, Vbi – величины встроенного потенциала p n переходов сток под
ложка и подложка исток, l – характеристическая длина, определяемая как
.
ε η
ε
i
S mW d
l = (1.40)
Значение параметра ΔVT sc теперь находится путем вычитания значения фS для
модели длинного канала из минимального значения фS(у), заданного уравнением
(1.39). Минимальное значение фS(у) находится путем вычисления правой части
уравнения 1.39 для нескольких значений у, (0 < у < L), построения и подгонки
кривой для них.
На рис. 1.9 показано изменение поверхностного потенциала вдоль канала для
длин каналов 0,35 и 0,8 мкм. Для каждой длины канала построена кривая поверх
ностного потенциала для VDS = 0,05 В и VDS = 1,5 В.
1.3. Анализ физических процессов, происходящих в субмикронном 35
МОП"транзисторе
Из рис. 1.9 видно, что поверхностный потенциал МОП транзистора при L = 0,8 мкм
остается постоянным на значительной части канала. Эта характеристика становится
более ярко выраженной в случаях более длинных каналов МОП транзисторов. Од
нако поверхностный потенциал МОП транзистора с длиной L = 0,35 мкм, не содер
жит область, в которой его значение не меняется. Минимальное значение поверхно
стного потенциала для этого прибора при L = 0,35 мкм оказывается выше, чем для
прибора с L = 0,8 мкм. Фактически минимальное значение поверхностного потен
циала возрастает при снижении длины канала и увеличении VDS.
Если выражение для минимального значения фS(у) вычитается из правой час
ти уравнения 1.39, то получается искомое выражение для ΔVTsc. Общая форма это
го выражения достаточно сложная. Для случая L > 5l выражение для ΔVT sc может
быть упрощено и будет иметь следующий вид:
[3( 2 ) ] / 2( 2 )( 2 )L / 2l .
bi B bi B DS
L l
T bi B DS V V ф V e V ф V ф V e SC
Δ ≈ − + − + − − + − (1.41)
Уравнение 1.41 может быть далее упрощено для случая малых значений VDS,
при этом получим следующее выражение для оценки ΔVT:
[2( 2 ) ]( L / 2l 2 L / l).
T bi B DS V V ф V e e SC Δ ≈ − + − + (1.42)
Значения VT, рассчитанные из двух вышеприведенных уравнений, были срав
нены с экспериментально измеренными значениями [7] и получили хорошее со
впадение (5–7%).
Необходимость использования коэффициента η в выражении 1.37 для харак
теристической длины l усложняет использование этого выражения для определе
ния точной величины l. Точное значение l необходимо получать из измерений VT,
5
4
3
2
1
0
–1
0 0,2 0,4 0,6 0,8
L = 0,8 мкм, VDS = 1,5 В
L = 0,8 мкм, VDS = 1,5 В
L = 0,35 мкм, VDS = 1,5 В
L = 0,35 мкм, VDS = 1,5 В
Рис. 1.9. Изменение поверхностного потенциала вдоль канала МОП транзистора
для двух значений длин (L = 0,8 мкм, L = 0,35 мкм)
36 Глава 1. Физические основы работы полевых транзисторов
проводимых на изготовленных образцах в условиях конкретного технологичес
кого процесса.
Тем не менее, при использовании эмпирического метода определения l его обыч
но связывают с минимальной длиной канала Lmin, которую должен иметь полевой
МОП транзистор. Из литературы известно эмпирическое выражение для Lmin [8]:
0,41( ) . 2 1 / 3
min j m L = W dW (1.43)
На практике допускается, что Lmin равно 4l, тогда справедливо соотношение:
0,1( ) . 2 1 / 3
j m l = W dW (1.44)
Можно доказать, что для n канального полевого МОП транзистора с n+ по
ликремниевым затвором для поддержания VT, задаваемого выражением
,
4
2
m
S B
i
T FB B W
d ф
V V ф
ε
ε
= + + (1.45)
при определенном значении VТ (например, 0,7 В) необходимо, чтобы выполня
лось следующее условие:
.
2
2
4
d
V V ф
d ф
W
i
S
T FB B
S B
i
m ε
ε ε
ε
≈
− −
= (1.46)
Тогда из 1.44 и 1.46 следует:
0,0007 . 1 / 3l W d j = (1.47)
Для случая n канального МОП транзистора с p+ поликремниевым затвором
[где допускается VT = 1,2 В, Wm ≈ 4(ε
s/ε
i)d] получают следующее значение:
0,0011 . 1 / 3l W d j = (1.48)
Зависимость от VВS
Уравнение 1.15, описывающее характер изменения напряжения порога полевого МОП
транзистора с длинным каналом, может быть переписано следующим образом [5]:
(2 ) 2 , T FB B BS B V =V +γ ф +V + ф (1.49)
где член exp(–2βфS – VВS) был отброшен как пренебрежимо малый, а
( / ) 2 . i S A γ = d ε qε N
Для более коротких длин каналов и более высоких напряжений смещений сто
ка величина VT менее чувствительна к изменению VВS. Здесь VT становится полно
стью независимым от VВS для всех значений VВS, когда L = 0,7 мкм [9] и для боль
ших значений VВS во всех случаях.
1.3. Анализ физических процессов, происходящих в субмикронном 37
МОП"транзисторе
Эффекты узкого затвора
Следует отметить, что обсуждаемые ниже три эффекта «узкого» затвора оказыва
ют более слабое влияние на величину VT, чем рассмотренные ранее эффекты ко
роткого канала. Первые два эффекта вызывают увеличение VT и имеют место в
полевых МОП транзисторах, изготовленных с помощью либо структуры с изоля
цией окислом, либо структур с локальной изоляцией окислом в «канавках»
(LOCOS). Третий эффект также вызывает снижение VT и проявляется в МОП тран
зисторах, изготовленных с помощью структур LOCOS (с изоляцией «канавками»).
Для понимания причины возникновения первого эффекта канал МОП тран
зистора можно рассматривать как прямоугольник в горизонтальном сечении, два
параллельных края которого граничат со стоком и истоком и располагаются в об
ластях обеднения. Другие два края не имеют под собой областей обеднения. При
сутствие зарядов под первыми двумя краями вызывает снижение количества заря
да, которое должно вноситься напряжением на затворе, так что отсутствие области
обеднения под другими двумя краями предполагает, что требуется более высокое
VGS для инвертирования канала. Эффект состоит в увеличении VT [10].
Второй эффект проистекает из более высокого уровня легирования канала по
краям рабочей области [11]. Более высокое легирование обусловлено суммарным
влиянием примесей, используемых при формировании охранного кольца (бор в
случае МОП транзисторов n типа и фосфор в случае МОП транзисторов p типа).
Из за более высокого легирования для полного инвертирования канала к затвору
должно прилагаться более высокое напряжение.
В субмикронных МОП транзисторах с изоляцией «канавками» или полнос
тью заглубленной изоляцией, когда затвор смещается, линии электрического поля
от области затвора складываются таким образом, что формируется инверсион
ный слой на краях канала при более низком напряжении, чем требуется для цен
тра, что и порождает третий эффект [12].
Обратный эффект короткого канала
Большинство экспериментальных измерений параметра VT при уменьшенной дли
не канала не подтверждают постоянного снижения, ожидаемого из теорий, при
веденных в предыдущих разделах. Обратный эффект короткого канала – это тер
мин, присвоенный явлению, когда длина канала снижается менее L ~ 3 мкм. Пер
воначально VT возрастает до L ~ 0,7 мкм [13], а когда L снижается ниже 0,7 мкм, VT
начинает снижаться с большей скоростью, нежели предсказывается теориями. Ис
следователи осмыслили это явление и предложили новые его объяснения [13],
хотя исследования этого эффекта еще продолжаются.
1.3.2. Методы ограничения эффекта сквозного пробоя
Как следует из описания физических механизмов работы субмикронного МОП
транзистора, области обеднения на переходах сток–подложка и подложка–исток
простираются на некоторое расстояние в область канала. Увеличение напряжения
обратного смещения на переходах приводит к уходу границ обедненной области от
перехода. В субмикронных МОП транзисторах обычно используется ионное леги
рование с регулировкой уровня VT для увеличения поверхностной концентрации
примеси до уровня более высокого, чем в объеме полупроводника.
Конечно, любое увеличение напряжения стока может приводить к развитию
механизма сквозного пробоя, снижает потенциальный энергетический барьер для
основных носителей в истоке. При этом большое число этих носителей приобрета
ет достаточную энергию для пересечения барьера и входа в подложку. Некоторые
из этих носителей собираются областью стока. Результирующий эффект состоит в
увеличении допорогового тока ID.st. Более того, если построить графическую зависи
мость log(ID.st) от VGS, то наклон кривой (Sst) становится меньше (т.е. кривая становит
ся более плоской), если имеет место подповерхностный сквозной пробой [5, 20].
В то время как значение параметра Sst, является «индикатором» появления эф
фекта подповерхностного сквозного пробоя, наиболее часто используемый параметр
прибора, применяемый для описания поведения МОП транзистора при сквозном
пробое, это напряжение сквозного пробоя – VPT, определяемое, как значение VDS, при
котором ток ID.st достигает некоторой определенной величины при VGS = 0. Параметр
VPT можно грубо аппроксимировать, как значение VDS, для которого суммарное зна
чение области обеднения истока и стока становится равной величине L [21]:
( ), 3
PT B j V αN L −W (1.50)
где NB – объемная концентрация примеси (подчеркнем отличие от параметра «по
верхностная концентрация примеси NA).
Как уже упоминалось выше, для маломощных приборов необходимо учиты
вать возможность появления приповерхностных токов сквозного пробоя. Так как
эти токи протекают, когда прибор выключен, даже «слабые» токи представляют
опасность. Для исключения подповерхностного сквозного пробоя был разрабо
тан целый ряд методов борьбы с этими токами.
Основным методом является выбор соответствующего соотношения NB и NA для
достижения обеспечения регулировки VT и для увеличения уровня легирования в под
ложке, что приводит к снижению ширины областей обеднения. Наиболее известный
метод, предложенный в работе [22], состоит в обеспечении соотношения NB > NA/10.
Его преимущество заключается в использовании только одного имплантата, одна
ко он не может удовлетворить вышеуказанным требованиям при геометрических
размерах L < 1 мкм. Другие методы предполагают использование дополнительных
имплантантов для формирования слоя с более высоким уровнем легирования на
глубине, равной расположению дна области обеднения перехода [23], либо для фор
мирования соответствующего «фронта» в областях стока и истока [24, 25].
1.3.3. Эффект возникновения тока утечки стока МОП транзистора,
обусловленный влиянием его затвора
Как следует из физики работы субмикронного МОП транзистора, сильное поле
присутствует в окисле в области, где сток n+ полевого МОП транзистора нахо
дится непосредственно под его затвором, причем и сток и затвор находятся соот
ветственно под потенциалом VDD и земли (рис. 1.10).
В соответствии с законом Гаусса заряд QS = εoxEox наводится в электроде стока.
Этот заряд QS создается слоем обеднения в области стока. Так как подложка нахо
дится при более низком потенциале для неосновных носителей, любые неоснов
ные носители, которые могут накопиться и сформировать инверсионный слой на
поверхности стока под затвором, смещаются в поперечном направлении в под
ложку. По этой причине неравновесная поверхностная область называется «зача
точным инверсионным слоем», а этот неравновесный обедненный слой называ
ется «слой глубокого обеднения».
Если величина электрического поля в окисле Eox достаточно велика, то падение
напряжения на слое обеднения становится достаточным для возникновения эф
фекта туннелирования в области стока через образовавшуюся приповерхностную
ловушку. В литературе описаны несколько возможных механизмов туннелирования
посредством этих ловушек [26]. Какой бы ни был механизм, неосновные носители,
проникшие в образующийся инверсионный слой, перемещаются в поперечном
направлении в подложку, замыкая цепь протекания тока утечки стока, наведенно
го затвором (GILD). В КМОП схемах этот ток утечки вносит существенный вклад
в мощность, потребляемую в режиме холостого хода. Технически GILD может уп
равляться как путем увеличения толщины окисла (снижение напряженности поля
для заданного напряжения), увеличения уровня легирования области стока (для
ограничения ширины слоя обеднения и объема туннелирования), так и путем уст
ранения этих ловушек (обеспечивая уровни напряжения и поля достаточно низки
ми, чтобы туннелирование без этих ловушек с зоны на зону стало невозможным).
Литература к главе 1
1. G. Baccarani et al. Analytical IGFET Model Including Drift and Diffusion Currents //
IEEE J. Solid State Electron Devices. – 1978. – Vol. 2. – P. 62.
2. J.R. Brew A Charge Sheet Model of the MOSFET // Solid State Electron. – 1978. –
Vol. 21. – P. 345.
3. S.M. Sze Physics of Semiconductor Devices // Wiley Interscience. – New York. – 1969.
4. C.G. B.Garett and W.H.Brattain Physical Theory of Semiconductor Surfaces // Phys.Rev. –
1955. – Vol. 99. – P. 376.
2
4
5
3
1
Рис. 1.10. Схема образования в полевом МОП транзисторе тока утечки стока, вы
званного затвором: 1 – край обеднения p подложки; 2 – сток; 3 – поли
кремниевый затвор; 4 – край обеднения стока; 5 – образование пары при
туннелировании
40 Глава 1. Физические основы работы полевых транзисторов
5. K. Roy, Sh.C. Prasad Low power CMOS VLSI Circuits Design // New York, Hilton
books. – 1995. – P. 348.
6. F.C. Hsu et al. An Analytical Breakdown Model for Short Channel MOSFETs // IEEE
Trans. Electron. Dev. – 1983. – Vol. 30. – P. 571.
7. Z.H. Iao et al. Threshold Voltage Model for Deep Submicrometer MOSFETs // IEEE
Trans. Electron. Dev. – 1993. – Vol. 40. – P. 86.
8. J.R. Brews et al. Generalized Guide for MOSFIT Miniaturization // IEEE Electron.
Dev. –1980. – Vol. 1. – P. 2.
9. G.W. Taylor // Solid State Electron. – 1979. – Vol. 22. – P. 701.
10. G. Merkel A Simple Model of the Threshold Voltage of Short and Narrow Channel
MOSFITs// Solid State Electron. – 1983. – Vol. 23. – P. 1207.
11. C.R. Ji and C.T. Shah Two Dimensional Analysis of the Narrow Gate Effect in MOSFETs //
IEEE Trans. Electron. Dev. – 1983. – Vol. 30. – P. 635.
12. S.S. Chung and T. C. Li An Analytical Threshold Voltage Model of the Trench Isolated
MOS Devices with Nonuniformly Doped Substrates // IEEE Trans. Electron. Dev. –
1992. – Vol. 13. – P. 614.
13. C.Y.Lu and J.M.Sung Reverse Short Channel Effects on Threshold Voltage in Submicron
Salicide Devices // IEEE Electron. Dev. Lett. – 1989. – Vol. 10. – P. 446.
14. Белоус А.И., Сякерский В.С., Алиева Н.А. Сравнительные исследования KMOП БИС,
изготовленных в КНИ и КРС структурах / Сборник докладов Международной науч
ной конференции «Актуальные проблемы физики твердого тела». – 23–26 октября
2007 г. – Минск, Беларусь. – С. 5–6.
15. N.D. Arora and M.S.Sharma Modelling the Anomalous Threshold Voltage Behavior of
Submicron MOSFETs // IEEE Electron. Dev. Lett – 1992. – Vol. 13. – P. 92.
16. H. Hanafi et al. A Model for Anomalous Short Channel Behavior in MOSFET// IEEE
Electron. Dev. Lett. – 1993. – Vol. 14. – P. 575.
17. D. Sadana et al. Enhanced Short Channel Effects in NMOSFETs Due to Boron
Redistribution Introduced by Arsenic Source and Drain Implant // IEDM Tech. Dig. –
1992. – Vol. 37. – P. 849.
18. Белоус А.И., Бондаренко В.П., Долгий А.Н., Сякерский В.С. Фотолюминесцент
ные исследования КНИ структур / Сборник докладов Международной научной
конференции «Актуальные проблемы физики твердого тела». – 23–26 октября
2007 г. – Минск, Беларусь. – С. 12–15.
19. C.S. Rafferty et al. Explanation of Reverse Short Channel Effect by Defect Gradients //
IEDM Tech. Dig. – 1993. – Vol. 38. – P. 311.
20. J. Zhu et al. Punchthrough Current for Submicrometer MOSFETs in CMOS VLSI //
IEEE Trans. Electron. Dev. – 1988. – Vol. 35. – P. 145.
21. C. Hu Future CMOS Sealing and Reliability // Proc. IEEE. – 1993. – Vol. 81. – P. 682.
22. F.M. Klassen Design and Performance of Micron Sized Devices // Solid State Electrons.
1978. – Vol. 21. – P. 565.
23. T. Shibata et al. An Optimally Designed Process for Submicrometer MOSFETs // IEEE
Trans. Electron. Dev. – 1982. – Vol. 29. – P. 531.
24. C.F. Codella and S. Ogura Halo Doping Effect in Submicron Df LDD Device Design //
IEDM Tech. Dig. – 1985. – P. 230.
25. Белоус А.И., Комаров Ф.Ф., Красницкий В.Я., Сякерский В.С. Модель расчета
поверхностного сопротивления кремниевых ионно легированных слоев р типа //
Электроника. – 2006. – № 11(35). – С. 50–53.
26. J.R. Brews Subthreshold Behavior of Uniformly and Non Uniformly Doped Long
Channel MOSFETs // IEEE Trans. Electron. Dev. – 1979. – Vol. ED 26. – № 9. –
P. 1282.